[发明专利]沟槽型双扩散型MOS装置及其制造方法

说明书

本发明涉及半导体装置的制造，更详细地涉及沟槽型双扩散型MOS(即DMOS，trench double diffused MOS)装置及其制造方法。

现有技术的沟槽型DMOS晶体管如图1所示，包括以下构造：贯穿在n型半导体基底10上形成的P型主体层11(a bcdy layer)而构成的沟槽，在该沟槽内的侧壁和底部表面上形成的栅极氧化膜14，在上述沟槽内形成于上述栅极氧化膜14上的栅极多晶硅层15，在上述多晶硅层15的上部两侧形成的n⁺型源极接触区12。

在具有上述构造的沟槽型DMOS晶体管中，半导体基底10连接漏极，源极接触区12和主体层11同时与源极连接，而且在沟槽内形成的多晶硅层15与栅极连接。另外，上述半导体基底10由高浓度的n⁺型基底10a及与其具有同一导电型的低浓度的n^-覆盖层10b(a COV-ering layer)构成。

而且，上述沟槽型DMOS晶体管在工作时，在上述源极接触区12和上述半导体基底10的底浓度覆盖层10b之间沿上述栅极氧化膜14的侧表面形成两个沟道18a、18b。

这样，现有的沟槽型DMOS晶体管，因为只有一个沟槽，只通过设置于该沟槽两侧的2个沟道流通电流。

一般，沟槽型DMOS晶体管所具有的沟道数越多，则其可流通的电流量越大，那么就具有大电流驱动特性。

但是，上述现有的沟槽型DMOS晶体管只有2个沟道，所以存在对大电流驱的特性有一定限制的问题。

下面参照图2A～2D说明上述现有技术的沟槽型DMOS晶体管的制造方法，在图2A至2D中与图1所示的构造具有同一功能的部分合并用同一参照标记。

参照图2A，在高浓度的n⁺硅基底10a上，设置低浓度的n^-覆盖层10b(a covering layer)，而形成半导体基底10，即，构成半导体基底10的高浓度基底10a和低浓度的覆盖层10b扩散有同一导电型的杂质离子。

接着，进行使用主体层形成用的掩模的离子扩散工序，即，在上述半导体基底10的覆盖层10b上注入P型杂质离子而形成如图2A所示的P型扩散层11，该扩散层11用于由后续工序制造的沟槽型DMOS晶体管的主体层。

如图2B所示，使用本技术领域熟知的光刻技术在上述扩散层11上形成所定图案的电介质膜后，进行将上述电介质膜图案用于形成源极用的掩模的离子注入工序，高浓度的n⁺型源极接触区12被设置于上述扩散层11的表面。该实施例是上述电介质膜图案被设置于多晶硅氧化膜。

接着，如图2C所示，去除上述电介质膜的图案后，再将所定图案的电介质膜(图中未示出)形成于上述扩散层11上，分割一个沟槽区，然后，使用将上述电介质膜的图案用于形成沟槽用的掩模的反应性离子束蚀刻法或其他蚀刻法形成具有垂直侧壁的沟槽13，上述沟槽13具有上述半导体基底10的覆盖层10b被去除部分的深度。通过该沟槽13，上述源极接触区12被分离为如图2C所示的两部分。使用于上述形成沟槽用的掩模的电介质膜又被设置于氧化硅膜上。

接着，在图2D中，通过氧化工序在上述沟槽13的侧壁和底部表面上形成栅极氧化膜14，之后，一边给上述沟槽13充电一边在上述栅极氧化膜14上形成多晶硅层15。这样被充电的多晶硅层15由后续的金属布线工序连接栅极，在上述源极接触区12和作为上述主体层的扩散层11共同与源极连接，并且在上述半导体基底10上连接集电极。

这样，制造的沟槽型DMOS晶体管如图1所示被分成两部分源极接触区和半导体基底，  在两者之间沿沟槽两侧形成2个沟道18a、18b，所以不会引起上述的不具备大电流驱动特性的问题。

本发明是为解决上述问题而提出，其目的在于提供一种在一个元件内至少形成4个以上的沟道具有电流驱动特性的沟槽型DMOS装置及其制造方法。

为了达到上述目的，根据本发明的第一特征，沟槽型DMOS装置包括：由具有第1导电型的高浓度半导体物质的第一区和在该第一区上形成的、具有同一导电型的低浓度半导体物质的第二区构成的半导体基底；在上述第二区上形成的第2导电型的扩散层；在上述扩散层的表面形成的具有第1导电型的高浓度接触区；贯通上述接触区和第二区而延伸到上述第一区的上部并且相互之间离开规定距离形成的，将上述接触区至少分割为3个区的至少2个以上的沟槽；在上述至少2个以上的沟槽的各自的侧壁和底部表面上形成的栅极氧化膜；在上述多个栅极氧化膜上分别形成的多晶硅膜。