[发明专利]半导体器件及其制造方法

说明书

本发明涉及一种一部分具有具一定高度的组件另一部分无该组件的半导体器件，以及这种半导体器件的制造方法，更具体地说，涉及一种层间绝缘膜在表面构形方面的结构，和这种层间绝缘膜的制造方法。

我们所知道的一部分具有具一定高度的组件另一部分无该组件的半导体器件的一个例子是以电容器堆作为存储单元的动态随机存取存储器(DRAM)。DRAM器件有这样的问题，即每个存储单元的电容随着器件集成度的增加和组件体积的减小而减小。解决这类问题的方法通常是提高各电容器下电极的高度，从而扩大表面积。然而，各电容器下电极的高度提高，会增大各存储单元与各外围电路之间的台阶，从而很难用光刻法在那些存储单元上进行金属互连。

LIS(大规模集成)平面化使用的方法，迄今周知的有一种是将BPSG(硼磷硅酸盐玻璃)回流的方法。虽然这种方法能改善局部平面化，但却不能减小DRAM器件中单元板与外周表面之间的一定台阶，因此，存储单元与外围电路之间的台阶很大的半导体器件具有这样的缺点：光刻处理的精确度差，这是因为台阶大以致不能满足光刻聚焦边缘的要求。为对球面构形进行平面化，各种半导体器件制造工艺中最近采用了一种叫做CMP(化学机械抛光)的抛光法。

下面谈谈用CMP法制造出来的DRAM器件的一般结构和制造这种DRAM器件的方法。

附图的图1(a)至图1(c)和图2示出了制造层叠或DRAM存储器的一般连续工序中存储器的片段剖面。

从图1(a)中可以看到，P型硅基片1的存储单元区上形成有具栅极2的n型MOS(金属氧化物半导体)晶体管，P型硅基片1的外围电路区上形成有CMOS(互补金属氧化物半导体)晶体管。MOS晶体管和CMOS晶体管的制造方法和常规半导体器件的制造方法同，因此下面不再说明。CMOS晶体管形成之后，在至此已形成的表面淀积约400nm厚的第一层间SiO₂绝缘膜3。接着，用光刻法和干蚀刻法在存储单元的单元节点上形成一个电容接触孔4。这时，基片1外围电路区上的绝缘膜约400nm厚。接着，令多晶硅膜在层间绝缘膜3上长成约500nm的厚度，再将其制成下电容电极的形状。

这之后，将多晶规膜掺以磷以形成导电多晶硅的下电容电极5。接着用低压CVD(化学汽相淀积)法先后在下电容电极5上淀积电容绝缘膜6，在如此形成的表面上生长出约300nm厚的多晶硅膜。多晶硅膜掺以磷以形成n型多晶硅膜。

n型多晶硅膜用光刻法和干蚀刻法制成平板电极的形状。这时，存储单元区与外围电路区之间的台阶高度等于或大于800nm。

接着，如图1(b)中所示，用低压CVD法或者常压CVD法在如此形成的表面上长出约1.5μm厚的BPSG膜9，然后使其回流。

接着用CMP机抛光BPG膜9，直到存储单元电容电极上的BPSG剩下约400nm的厚度为止。现在，整个表面完全平面化，从而使存储单元区与外围电路区之间的任何台阶G基本上没有了。这时，外围电路区上的BPSG膜剩下约1.2μm的厚度，因而基片上绝缘膜的厚度约为1.6μm。

接着，如图2中所示，用光刻法和干蚀刻法在外围电路区的规定位置开直径约0.6μm的互连接触孔11。由于互连接触孔11深1.6μm左右，因而其深宽比约为2.7。接着，用溅射法淀积一层铝层，再用光刻法和干蚀刻法将其蚀刻成一定的形状，形成铝互连12。这样，DRAM器件就制成图2所示的样子。

附图3示出了DRAM器件在开出互连接触孔之前的另一种常规结构。在图3所示的常规结构的情况下，存储单元电容器形成之后，形成SiO₂膜13，将电容器表面覆盖住，再在SiO₂膜13上淀积BPSG膜9。SiO₂膜13和BPSG膜9组成双层膜结构，用作第二层间绝缘膜10。BPSG膜9淀积成在约1.3μm的厚度之后用CMP加以平面化。

在图2所示的上述外围电路中，由于互连接触孔11的深度比非常大，铝台阶覆盖情况差，因而使接触电阻提高，从而在极坏的情况下可能会引起接触不良。若互连接触孔中形成有TiN、Ti之类的金属阻挡层，从而增加了接触电阻和连接处的漏泄。减小平板电极7上层间绝缘膜的厚度可以将上述缺点减少到一定的程度。然而，减小层间绝缘膜的厚度并不足以改善外围电路区中互连接触孔11的深度比，而且还会引起另一个问题，即降低存储单元区的电介质击穿电压。