[发明专利]仅当按正常顺序施加命令时才启动其内部电路的同步半导体存储器

权利要求书

1.一种与周期性地重复的外加时钟信号同步地工作的同步半导体存储器，其特征在于，包括：

第一命令译码器(41；42a；42b；42c；43；121；125a；125b)，用来确定与所述时钟信号同步地外加的多个外部控制信号的状态，并且用来当获得所述外部控制信号的状态的第一组合时产生激活预定的第一内部操作的激活信号，以及

第二命令译码器(42，42aa；41a；122，123，124；122a，122b)，它响应来自所述第一命令译码器的激活信号而被启动、以便确定与所述时钟信号同步地施加的所述多个外部控制信号的状态，并且，当获得所述外部控制信号的不同于所述第一状态组合的第二状态组合时、激活不同于所述第一内部操作的第二内部操作。

2.根据权利要求1所述的同步半导体存储器，该存储器还包括大量各自存储信息的存储单元，其特征在于，

所述第一命令译码器激活在所述大量存储单元中选择存储单元的操作，以及

所述第二命令译码器激活把数据从外部输入到所述选择的存储单元中、或者把数据从所述选择的存储单元输出的操作。

3.根据权利要求1所述的同步半导体存储器，该存储器还包括大量各自存储信息的存储单元，其特征在于，

所述第一命令译码器激活在所述大量存储单元中选择存储单元的操作，以及

所述第二命令译码器激活结束选择所述存储单元的操作的操作。

4.根据权利要求1所述的同步半导体存储器，其特征在于，还包括：

第三命令译码器(42aa)，它响应来自所述第二命令译码器的激活所述第二内部操作的激活信号而被启动、以便确定与所述时钟信号同步地施加的所述多个外部控制信号的状态，并且，当获得所述外部控制信号的不同于所述第一和第二状态组合的第三状态组合时、激活结束所述第一内部操作的操作。

5.根据权利要求1所述的同步半导体存储器，该存储器还包括大量各自存储信息的存储单元，其特征在于，

所述第一命令译码器(42b，42c；125a，125b)激活对所述大量存储单元中被选用的存储单元的访问操作，以及

所述第二命令译码器(42aa；122a，122b)激活把所述大量存储单元置为备用状态的操作。

6.根据权利要求1所述的同步半导体存储器，该存储器还包括多个存储体(100a，100b)，每个存储体包含大量各自存储信息的存储单元，所述多个存储体中的存储单元选择操作是彼此独立地进行的，其特征在于，

所述第一和第二命令译码器(120a，120b)是对应于所述多个存储体中的每一个而设置的。

7.根据权利要求1所述的同步半导体存储器，该存储器还包括多个存储体(100a，100b)，每个存储体包含大量各自存储信息的存储单元，所述多个存储体中的存储单元选择操作是彼此独立地进行的，其特征在于，

所述第一、第二和第三命令译码器组(121，122，123，124)是对应于所述多个存储体中的每一个而设置的。

8.一种与周期性地重复的外加时钟信号同步地工作的同步半导体存储器，包括各自存储信息的大量的存储单元，其特征在于，包括：

第一命令译码器(41a)，用来确定与所述时钟信号同步地外加的多个外部信号的状态，并且用来当获得所述多个外部信号的状态的第一组合时激活选择所述大量存储单元的操作，

命令寄存器(82)，用来存储定义所述同步半导体存储器的操作形式的数据，以及

第二命令译码器(43，85)，用来确定与所述时钟信号同步的所述多个外部信号的状态(43，85)，并且，当获得所述多个外部信号的不同于所述第一状态组合的第二状态组合时起以下作用：禁止所述第一命令译码器的确定操作，激活对所述大量存储单元的选择操作以及激活用来把外加的定义所述操作方式的数据存入所述命令寄存器的操作方式。

9.一种与周期性地重复的外加时钟信号同步地工作的同步半导体存储器，包括存储信息的大量的存储单元(50)，其特征在于，包括：

第一命令译码器(44)，用来对与时钟信号同步地施加的多个外部控制信号译码、以便根据译码结果而激活指示把数据存入存储单元中的刷新操作的刷新指令信号，

刷新控制器(90)，它响应所述刷新指令信号而产生激活所述刷新操作的刷新操作激活信号(ZRACT)，

第二命令译码器(41b)，它响应所述刷新操作激活信号而被启动，用来对所述外部控制信号译码，以便根据译码结果而激活用来激活存储单元选择操作的激活信号。