[发明专利]仅当按正常顺序施加命令时才启动其内部电路的同步半导体存储器

说明书

本发明涉及同步半导体存储器，更具体地说，涉及确定用来识别指定的内部操作的外加控制信号的状态的结构。

随着CPU(中央处理机)，即，外部处理机的操作速度的提高，已经要求提高作为主存储装置的系统存储器的DRAN(动态随机存取存储器)的操作速度。作为满足以上高速度操作要求的存储器，已经有与诸如系统时钟的外部时钟信号同步工作的同步半导体存储器。所述同步半导体存储器(还将称为SDRAM(同步动态随机存取存储器))确定外部信号的状态，例如，在外部时钟信号的上升时间，根据所述确定结果而决定待执行的内部操作，并且执行所决定的内部操作。由于是在外部时钟信号(将称为时钟信号)的上升时间确定外部控制信号的状态的，所以，例如，不必考虑关于外部信号歪斜的余量，使得能够在较早的时间开始所述内部操作，因此，能够实现高速度的存取。由于数据的输入/输出是与所述时钟信号同步进行的，所以，能够快速地进行数据的输入/输出。

在上述的SDRAM中，外部控制信号具有脉冲的形式。由于外部控制信号具有与时钟信号相同的脉冲形式，所以，只需要产生与所述时钟信号同步的外部控制信号，因此能够使通过外部信号的控制变得容易。由于外部控制信号的歪斜和所述时钟信号的歪斜是一样的，所以，不必考虑外部控制信号的建立时间和保持时间的、相对于所述时钟信号的余量，因此，能够比较快地开始内部操作。在包含彼此独立地操作的存储体的SDRAM中，脉冲形式的外部控制信号允许激活这些存储体中的一个，而同时另一个存储体是激活的。因此，所述存储体能够被交错地激活和访问。这导致所述外部信号察觉不出在标准的DRAM中需要的行地址选通信号(RAS)的预充电时间周期(从行地址选通信号ZRAS的无效到接着的激活所需要的时间周期)，因此，能够以高速度进行数据的输入/输出。

图11说明在SDRAM中指定的内部操作和外部控制信号的状态之间的关系。

因为是用多种外部控制信号来指定所述内部操作方式的，所以，将把一组外部控制信号状态称作“命令”。

更具体地说，待使用的外部控制信号是外部行地址选通信号ExtZRAS，外部列地址选通信号ExtZCAS，和外部允许写信号ExtZWE。

(NOP命令)

在图11中，如果在T0外加的时钟信号extCLK上升时所有外部控制信号extZRAS、extZCAS和extZWE都保持在H电平，则不指定内部操作。在SDRAM中保持最后周期的状态。

(读命令)

当在图11中时间T1时钟信号extCLK上升时，控制信号extZRAS和extZWE两者都被置为H电平，并且，外部列地址选通信号extZCAS被置为L电平。所述外部控制信号状态的组合称为读命令，该命令指定SDRAM中的数据的输出(读)。当接收到这种读命令时，用来激活SDRAM中的列选择操作的内部列地址选通信号CAS0被激活。这种信号CAS0具有单稳脉冲的形式，并且用作触发信号。为了激活该数据读操作，读触发(读指令)信号ZR在预定的时间周期内被置为激活的。

(写命令)

当在图11中时间T2时钟信号extCLK上升时，外部行地址选通信号extZRAS被置为H电平，并且，外部控制信号extZCAS和extZWE两者都被置为L电平。这种状态称为写命令，该命令指定将数据写入SDRAM的写操作。当接收到这种写命令时，作为用来激活SDRAM中的列选择操作的触发信号的内部列地址选通信号CAS0被激活。用来指定内部数据写操作的内部允许写信号WE0也被激活。响应内部允许写信号WE0，用来触发SDRAM中的数据的写操作的写指令信号ZW被激活。

(预充电命令)

当在图11中时间T3时钟信号extCLK上升时，外部控制信号extZRAS和extZWE两者都被置为L电平，并且，列地址选通信号extZCAS被置为H电平。这种状态称为预充电命令，通过该预充电命令而进行在内部把SDRAM置为预充电状态(备用状态)的操作。当施加这种预充电命令时，内部行地址选通信号RAS0和内部允许写信号WE0在预定的时间周期被置为激活的，并且，用来触发该预充电操作的预充电触发信号在预定的时间周期内被置为激活的。

(激活命令)