[发明专利]制造半导体器件的方法

说明书

本发明涉及制造半导体器件的方法，特别是涉及制造具有CMOS结构和源／漏区具有低电阻率硅化物层，能使MOS晶体管结构小型化的半导体器件的制造方法。

由于最近趋于使半导体器件小型化，因此要减少源／漏区的面积，增加和源／漏区相连的互连电阻。为了增加工作速度，建议半导体器件具有低电阻率的MOS晶体管，并使晶体管的源／漏区具有高熔点金属硅化物层。并且使半导体器件成为具有包括P—沟道MOS晶体管和n—沟道MOS晶体管的CMOS结构半导体器件，已采用如图1A和图1B所示的工艺。

如图1A所示，在P—型硅衬底101的表面区中形成n—型阱102，在衬底101的表面部分形成元件隔离绝缘膜103，栅绝缘膜104，和栅电极105。然后，在n—型阱102中，通过掺入p—型杂质，形成p—型LDD109和源／漏区115。同样，在p型衬底101中，通过掺入n—型杂质，形成n—型LDD107和n—型源／漏区112。在整个表面上淀积诸如钛或钴的高熔点金属116后，热处理该结构，使高熔点金属116和硅进行反应，然后腐蚀掉没进行反应的高熔点金属。如图1B所示，由这种工艺，在源／漏区112和115选择地形成低电阻率的硅化物层117。

但是，发现，对于上述制造方法，因图形宽度变窄，在源／漏区112中形成的硅化物层117的电阻增加。这是因为在硅表面存在形成n—型源／漏区112的高浓度杂质，例如砷和磷，阻止了高熔点金属和硅的反应，影响了较低电阻率的性能。

具有CMOS结构的现有技术中的半导体器件的另一个问题是，难于制造精细结构的p—型MOS晶体管。为了制造p—型MOS晶体管源／漏区115，需要把诸如硼或者BF₂的1×10¹⁵到1×10¹⁶cm^—2的p—型杂质注入到n—型阱102中来制造n—型阱102的有源区。这意味着p—型MOS晶体管结构小型化需要减少离子注入能量，这样减少杂质层的结深。对于目前的离子注入技术，离子注入能量的较低限量是大约10kev。此外，对于30kev及以下的离子注入能量，不可避免的减少离子注入电流量，这导致离子注入的时间大量地增加，增加了制造半导体器件的时间和成本。

例如在1994 IEDM Tedhnidal Digest，pp．687—690中提出了解决这个问题的方法，特别是解决在N—型源／漏区112中硅化物层117电阻增加的问题的方法。如图2所示，在提出的这种方法中，在形成n—型源／漏区112后，在n—型源／漏区112上外延生长硅形成的没掺杂硅层113的整个表面上。淀积高熔点金属，然后对该结构进行热处理，使高熔点金属和没掺杂的硅层发生反应，于是形成硅化物层。用这种方法，的确能抑制n—型源／漏区硅化物层的电阻率的增加，但是难以满足快速形成浅结p—型源／漏区的要求。

本发明的目的是克服现有技术中存在的问题，并且提供制造具有CMOS结构半导体器件的方法，它能使n—型源／漏区硅化物层的电阻率减少，还能够快速地形成浅结p—型源／漏区，这样便可实现结构小型化和提高工作速度。

按照本发明的一个方案，提供制造半导体器件的方法，该器件具有p—型MOS晶体管和n—型MOS晶体管，还具有至少在每个MOS晶体管的源／漏区上形成的高熔点金属硅化物层，该方法包括下列步骤：

在形成位于硅衬底上面的每个MOS晶体管的栅绝缘膜和栅电极以后，通过掺杂形成n—型MOS晶体管的源／漏区；

在n—型和p—型MOS晶体管的每一个源／漏区上形成硅层；

通过硅层形成p—型MOS晶体管的源／漏区；

通过在整个表面上淀积高熔点金属，使高熔点金属和硅层反应形成高熔点金属硅化物层。

在按照本发明形成的半导体器件的n—型MOS晶体管中，在源／漏区上形成未掺杂的硅层后，形成高熔点金属的硅化物层。这样便可减少n—型源／漏区的电阻率。此外，在p—型MOS晶体管的源／漏区中也可形成高熔点金属的硅化物层。这样便不需要减少离子注入能量，于是，能够形成浅p—型晶体管源／漏区，防止离子注入时间增长，可快速和低成本地制造半导体器件。

通过下面结合附图对优选实施例的说明，本发明的上述和其它目的，特征和优点将显而易见。

图1A和图1B是常规半导体器件的剖视图，用于说明该器件制造方法的各步骤；

图2是另一种常规半导体器件的剖视图，用于说明该器件制造方法的各步骤；

图3A到图3J是用于说明按照本发明第1实施例制造方法的半导体器件的剖视图；