[发明专利]控制器大容量存储器混装型半导体集成电路器件及测试法

说明书

本发明涉及将主存储单元和使在该主存储单元中写入的数据传送到外部的CPU集成在一块芯片上、或者将主存储单元和进行按该主存储单元中所写入数据的运算等的CPU集成在一块芯片上的半导体集成电路器件及其测试方法。

以面向个人计算机(尤其与多媒体技术相适应的LSI产品作为中心，LSI产品的高速化有惊人的发展。

图7表示面向个人计算机的LSI产品的示意图。

如图7所示，在电路板601的上面装有：设置多个兆位级动态型RAM603，从而达到兆字节(MB)级存储容量的主存储单元605，和将多个动态型RAM603汇总在一起进行控制的控制器607。

在这种LSI产品的场合，从主存储单元605来的数据传送，实现从100MB/秒到最大300MB/秒的速率。

而且，近几年一直出现设置专用动态型RAM和对其进行控制的专用控制器，并通过在电路板上设置的专用总线连接它们，使数据传送速率提高到最大500MB/秒取得成功的特殊LSI产品。

图8表示面向个人计算机的特殊LSI产品的示意图。

如图8所示，在电路板701的上面装有：设置多个兆位级专用动态型RAM703，从而达到MB级存储容量的主存储单元705、包括将专用动态型RAM703汇总在一起进行控制的专用控制器707，和使专用动态型RAM703和专用控制器707相互连接的专用总线709。

这样，现在的面向个人计算机的LSI产品，在电路板的上面连接控制器和存储器并且通常做成外装型。

然而，可以预见今后估计为1千兆字节(GB)/秒以上的数据传送，用现在的外装型会出现极限，难以实现。作为这方面的一个对策，考虑将控制器和存储器相互集成在一块芯片内，达到例如总线长度的减小等，使1GB/秒以上的数据传送能够实现。

图9表示将控制器和存储器相互集成在一块芯片内的LSI产品的示意图。

如图9所示，在半导体芯片801内，设置集成动态型RAM单元并具有MB级存储容量的主存储单元803，和控制该主存储单元803的控制器805。通过在半导体芯片801内形成的内部总线807使主存储单元803和控制器805相互连接。

然而，将图9所示的控制器和存储器相互集成在一块芯片上的LSI产品(下面，称为控制器大容量存储器混装型半导体集成电路器件，或者混装型集成电路器件)，现在还在探索中，关于其测试方法/方式，至今还没有明确论述。

这里，将混装型集成电路器件的测试方法/方式中成为悬案的事项开列于下：

(1)因为混装型集成电路器件的动作进行非常高速(尤其是主存储单元快得出奇)，且大量数据的传送，所以对此不能明确外部测试器的硬件是否能跟踪。

即使假设硬件方面能够跟踪，作为逻辑系列电路的控制器和作为存储器系列电路的存储单元，设计思想也相互不同。可以预想，开发适应这种设计思想，产生同时满足双方的测试图形的软件是困难的。即使假设能开发产生同时满足双方的测试图形的软件，要使与年年改进的制造工艺相一致，就必须对软件进行修改。在制造工艺的改进程度方面，逻辑系列电路和存储器系列电路不同。因此，在将它们混装在同一芯片内的器件中，对软件的修改也非常困难。

在引进这种硬件和软件中，包含开发费用在内，需要很大的设备投资。

(2)即使引进这种硬件和软件，也因通过控制器进行混装型集成电路器件的输入输出，所以不能从外部直接进行主存储单元的测试。因此，不能明确是否能充分满足对主存储单元的测试。

(3)为了即使通过控制器也能充分满足对主存储单元的测试，严格地设定了清零条件。于是，有可能经常产生无用的不合格品、使成品率劣化。

(4)为了能从外部直接测试主存储单元，虽然也考虑到预先准备测试图形，但在MB级的主存储单元中，必须有大量的测试焊点，有可能使芯片尺寸不必要地增大。

(5)因主存储单元具有MB级的存储容量，所以主存储单元的测试时间(特别是冗余操作所需的时间)增大，生产能力变差，这使生产效率恶化。

关于生产效率，虽然能用在生产线上备齐多个冗余设备(激光烧断器)的方法解决，但冗余设备的台数等的设备投资增加。

本发明鉴于前述各点，其第一个目的是提供能使控制器大容量存储器混装型半导体集成电路器件的成品率、生产效率和设备投资等全部总费用减少的控制器大容量存储器混装型半导体集成电路器件及其测试方法。

第二个目的是提供达到前述第一个目的的控制器大容量存储器混装型半导体集成电路器件的有效的使用方法。