[发明专利]用于计算纠错校正子的装置

权利要求书

1、一种使用在瑞得-所罗门解码器中的装置，解码包括N个已收符号的码字，N是一正整数根据下式，用于在N重迭代中重复地计算较正子Si

S_i＝{…[(r_N-1αⁱ+r_N-2)αⁱ+r_N-3]αⁱ+…+r₁}αⁱ+r₀

其中i是从0到2T-1的整数，T是预定数，r_n-j是与符号时钟同步地送到的第j个已接收的符号，j是1至N，αⁱ是偏码产生多项式的第i个根；该装置包括L个较正子计算单元，每一个都提供K个校正子，L和K的每一个是不大于2T的正整数，每个校正子计算单元包括：

存储装置，包括K个存储器装置的第一套，其中该存储装置在每次迭代期间顺序地提供该K个存储器装置的第一套中的内容，并在第一次迭代之前将这些存储器装置初始化为0；

第一输入装置，用于在每次迭代期间顺序地提供编码产生多项式的K个根；

在有限域GF(2^m)上的一个乘法器，用于顺序地把来自第一输入装置的码产生多项式的K个根与来自存储装置的K个存储器装置的第一套的内容相乘，从而在每一个迭代中提供K个相乘结果；以及

在有限域GF(2^m)上的一个加法器，用于在每次迭代期间将第j个已收符号r_N-j加至K个相乘结果的每一个上，从而在第j1次迭代期内把K个中间值提供到存储装置，j1是1至(N-1)的一个值，或在第N次迭代期间把K个校正子提供到存储装置。

2、如权利要求1的装置，其中的存储装置还包括：

用于把K个中间值或来自加法器的K个校正子的每一个提供到K个存储器装置的第一套的每一个，以便存储于其中的装置；以及

转换装置，用于顺序提供K个存储器装置的第一套的内容。

3、如权利要求2的装置，其中的每一个迭代对应于一个符号时钟周期，且第一套的K个存储器装置是利用比符号时钟快K倍的一个比特时钟操作的D触发器。

4、如权利要求1的装置，其中包括在存储装置中的K个存储器装置的第一套是串联的，以形成先进-先出结构。

5、如权利要求1的装置，其中的第一输入装置包括：

一个存储器，用于存储码产生多项式的K个根；以及

一个选择装置，用于在每一次迭代期间顺序地提供存储在存储器中的码产生多项式的K个根。

6、如权利要求1的装置，其中T是8，L是2而K是8。