[发明专利]抛光剂

说明书

本发明涉及一种用于研磨(抛光)基片的抛光(研磨)剂，特别是，涉及一种在由CMP方法对半导体基片的表面进行抛光(研磨)时使用的抛光(研磨)剂。

抛光装置装备有其表面张有砂布、由电动机转动的研磨砂盘，和可支承基片自由旋转、并将该旋转的基片挤压到研磨砂盘上的吸盘。使用该抛光装置对基片作抛光研磨时，通常是将旋转的基片的欲抛光面紧压于旋转着的研磨砂盘的砂布上，一边对加工点供给抛光剂(又称研磨料)，一边进行抛光研磨。利用上述装置的抛光技术适用于半导体装置及液晶等的微型化制品的制造。

IC和LSI等的半导体装置经以下工序而形成：设计形成于半导体基片上的集成电路的设计工序、用于描出形成集成电路所需的电子束等的掩模制作工序、从单晶块形成一定厚度晶片的晶片制作工序、在晶片上形成集成电路等的半导体元件的晶片加工工序、在各半导体基片上分离晶片，装配，形成半导体装置的组装工序及检测工序。在上述各个工序中，都备有各个工序所需的制造装置。在以往的晶片加工工序中，已知有Etch Back RIE(Reactive Ion Etching)方法，作为在加工工序中，将金属、聚硅氧烷(ボリシリコン)、硅氧化膜(SiO₂)等任意的材料填埋于凹槽及接点孔等沟槽中，然后使该表面平坦化的方法。

然而，上述的Etch Back RIE方法存在很多问题：深蚀刻的保护膜的涂敷等工序很多；RIE的损伤容易带入晶片的表面；很难得到良好的平坦晶片表面；而且，由于使用真空系统的装置，其机械结构复杂，且需使用危险的蚀刻气体等等。

因此，最近，有人开始研究CMP(Chemical Mechanical Polishing)方法，以取代Etch Back RIE方法。

在图16中，简要显示了实施CMP方法的抛光装置。以下，对该机构进行说明。该图是也可用于本发明的、以往的抛光装置的剖视图。图中，研磨砂盘的支架23通过轴承22设置于载物台21上。在该研磨砂盘支架23上设置有研磨砂盘24。在研磨砂盘24上张设有抛光晶片的砂布25。为转动研磨砂盘支架23及研磨砂盘24，在其中心部位连接有传动轴26。该传动轴26通过传动带28，由电动机27驱动。另一方面，晶片20设置于正对着砂布25的位置处，抽真空或浸水后贴在吸盘31上的吸附布30及导板29上而加以固定。

吸盘31连接于传动轴32。又，该传动轴32通过齿轮34及35由电动机33驱动。传动轴32固定于传动块36上。传动块36装设于辊筒37上，并随着该辊筒37的上下移动而作上、下动作。在固定于吸盘31上的晶片20和砂布25之间，提供抛光剂。如此，对晶片20进行抛光加工。

使用上述抛光装置，如图17及图18所示，通过填埋入CVD氧化膜，由阻挡膜对抛光的阻挡，能使填埋入凹槽结构的氧化膜完全平坦化。首先，在硅半导体基片1上堆积氮化硅膜2，该膜在作SiO₂等的氧化膜的抛光处理时，可成为阻挡膜。其后，堆积由VCD(Chemical VaporDeposition)法形成的、作为形成沟槽时的掩模的SiO₂氧化膜(以下，称为CVD氧化膜)3。为在CVD氧化膜3及氮化硅膜2上形成图案，在整个半导体基片1的表面上涂敷光致抗蚀剂(图中未示)，蚀刻以图纹。

以光致抗蚀剂为掩模，由RIE(Reactive Ion Etching)方法同时对CVD氧化膜3和成为阻挡膜的氮化硅膜2开槽，形成沟槽部5。然后，由湿处理去除在作RIE加工时产生的反应生成物和损伤层(图17(a))。其次，在半导体基片1及上述的沟槽部内堆积CVD氧化膜或BPSG(Boron-doped Phospho-Silicate Glass)等(图17(b))，以图16所示的抛光装置对半导体基片1进行抛光，使CVD氧化膜6平坦化(图18(a))。其后，除去作为阻挡膜的氮化硅膜2(图18(b))。以往的抛光装置因是将氧化铈粒子或二氧化硅粒子等作为研磨粒子分散于抛光剂中使用的，因此，会在过度抛光的填埋沟槽的CVD氧化膜6上形成凹穴的凹曲部7。除了氧化膜6的凹穴7之外，硅半导体基片1自身的沟槽的拐角部分也被蚀刻，在以后所进行的工序中即成为问题。例如，由于在凹穴部生成n⁺化或p⁺化的聚硅氧烷及金属的残余物，会发生聚硅氧烷阻抗异常及线路短路等问题。

在用抛光装置对用于填埋半导体基片的沟槽部的氧化膜或多层线路的层间绝缘膜的氧化膜进行平坦化处理时，为阻止过度抛光而形成凹曲面，以及为了使抛光限于设定的膜厚，常使用阻挡膜。