[发明专利]栅电极及其形成方法

说明书

本发明涉及半导体器件所用的晶体管栅电极，尤其是涉及在非晶硅上层叠硅化钨结构的栅电极。

通常，MOS晶体管的栅电极是在先于源极和漏极，首先形成栅绝缘膜的半导体衬底上形成的。所述栅电极是由多晶硅形成的，为提高其性能，或者用非晶质的多晶硅代替，或者在多晶硅上层叠硅化钨层。

图2是已有的实施例，是具有在多晶硅层上层叠硅化钨的结构的半导体元件的局部剖视图。

参看图2，已有的栅极结构是，在半导体衬底10的表面形成栅氧化膜(SiO₂)12，在栅氧化膜上部依次层叠多晶硅层14和硅化钨层16。

多晶硅是具有结晶性的物质，由被晶界等分隔的小的单晶区域(粒度)等构成。淀积时，可以获得具有非晶性和结晶性的多晶硅膜等；淀积后，通过高温处理，展现结晶构造。

主要是通过化学汽相淀积(CVD)法来形成多晶硅层14。此时，对于多晶硅，采用硅烷(SiH₄)气体作为源气体。作为化学汽相淀积法的应用结果，形成的多晶硅的粒度为0.2～0.3μm大小。

硅化钨层16可通过化学汽相淀积法或物理淀积法有选择地形成。采用化学汽相淀积法时，半导体衬底10上具有用于形成硅化钨的多晶硅层14的对象层，并在含有WF₆气体的气氛中。此时，所述WF₆气体所含的少量氟原子渗入所述多晶硅层14的表面层。结果，在硅钨层16中存在少量的氟原子。

所述硅化钨层16中所含的所述氟原子，在后续热处理工序中，大部分经由所述多晶硅层14，渗入所述栅氧化膜12。这是因为构成所述多晶硅层14的结构粒度的尺寸非常小，存在很多所述氟原子的渗透路径。其结果，所述栅氧化膜12的厚度增大，而且所述栅氧化膜12的电特性显著变劣。

另一方面，在非晶硅上形成硅化钨时，形成的非晶硅粒度比多晶硅时要大，但由于这些粒度的尺寸小至0.5μm的程度，所以形成硅化钨时依然发生氟原子渗透的问题。

因此，本发明的目的是提供一种由多晶硅和硅化钨的叠层构造形成的栅电极，能防止因氟原子的渗透而导致栅氧化膜的电特性变劣和厚度增大的栅电极及其形成方法。

为实现上述目的，本发明提供一种栅电极，具有在半导体衬底上部形成的栅绝缘膜，在所述栅绝缘膜上部由乙硅烷气体形成的非晶硅层和在所述非晶硅层上部形成的、含微量杂质的硅化钨层，它的特点是所述非晶硅层具有可防止所述杂质向栅绝缘膜侧渗透的粒度尺寸。

根据本发明，栅电极具有在栅氧化膜上部形成的、含很大的结构颗粒的非晶质的多晶硅层。所述含有大结构颗粒的非晶质的多晶硅层，可使杂质向所述栅氧化膜侧渗透的通路变小。

附图的简要说明如下：

图1是本发明涉及的实施例，是具有在多晶硅层上层叠硅化钨结构的栅电极剖视图。

图2是已有的实施例，是具有在多晶硅层上层叠硅化钨结构的栅电极剖视图。

以下，参照附图详细说明本发明的优选实施例。

参照图1，在半导体衬底20的上部形成栅绝缘膜22，在所述栅绝缘膜22的上部，层叠含大的结构颗粒的非晶硅层24和含微量的氟原子的硅化钨层26。

以乙硅烷(Si₂H₆)为源气体，通过化学汽相淀积法，形成所述非晶硅层24，其结构粒度尺寸约为2～3μm，与结晶硅层叠的已有结构相比，其粒度大到10倍的程度。因此，所述非晶硅层24与已有的栅电极所使用的多晶硅层相比，杂质向所述栅绝缘膜22侧的渗透通路至少能减少到1/10的程度。结果，所述栅绝缘膜22的厚度无需增大，而且所述栅绝缘膜22的电特性也不会发生大幅度地下降。本发明适用的硅化钨以WSi₂为好。

以下，说明所述结构的栅电极的形成过程。

在O₂气体中暴露所述半导体衬底20，在所述半导体衬底20表面生长氧化物(SiO₂)，由此形成所述栅绝缘膜24。

由此，用450～580℃的温度，使形成有所述栅绝缘膜22的所述半导体衬底20暴露于预定压力的乙硅烷(Si₂H₆)气体，由此形成含有2～3μm大小的结构颗粒的所述非晶硅层24。所述乙硅烷气体反应时的压力一般设定为0.1～数十个Torr的程度。