[发明专利]隔离半导体器件的元件的方法

说明书

本发明一般涉及隔离半导体器件中元件的方法，特别涉及限制LOCOS工艺产生的鸟嘴和控制凹进LOCOS工艺的腐蚀深度，并且提供上述限制和控制的方法。

现在利用的大多数元件隔离方法，取决于LOCOS工艺。特别是，广泛地利用凹进的LOCOS工艺，以便获得优良的场氧化膜的外形。

下面结合图1A到图1D，详细地叙述常规凹进LOCOS工艺。

首先，参看图1A剖视图，在硅衬底11上面形成衬垫氧化膜(pad oxide film)12后，接着，在缓冲氧化膜12上面形成厚的氮化硅膜13。

然后，例如，以光致抗蚀剂图形作为掩模(未表示)，通过选择腐蚀，在预定区域顺序地对氮化膜13和缓冲氧化膜12开孔，以便形成露出硅衬底11预定区域的场区14。

接着，在获得的结构整个表面上，淀积薄的氧化氮膜，然后对其整个表面进行干腐蚀，以便在已形成图形的氮化硅膜13和衬垫氧化膜12的侧壁上形成氮化物隔离层15，如图1C所示。把露出的硅衬底11的场区14干腐蚀到预定深度，例如，大约300到800。这由标号16来表示。

图1D是剖面图，表示通过高温氧化形成场氧化膜17后，除了场氧化膜以外，除掉叠在硅衬底11上面的全部薄膜。在图1D中，标号18表示“鸟嘴”。

虽然在常规方法中采用了氮化物隔离层，但是不能充分防止沿着衬垫氧化膜产生“鸟嘴”状氧化物。而且当按照常规方法腐蚀硅衬底时，难以控制腐蚀深度，特别是小于500的腐蚀深度。可重复性很差。干腐蚀产生很大损伤。按常规方法，发现使场氧化膜和鸟嘴的形状造成很大的变化。此外，用来保证有源区的厚氮化物隔离层，在制造薄场的氧化膜时发生问题。

因此，本发明的目的是克服现有技术中遇到的上述问题，提供一种关于隔离半导体器件的元件的方法，其能够相当大程度地限制鸟嘴的产生，以便保证有源区，控制半导体衬底的腐蚀深度，重复产生场氧化膜的良好形状。

按照本发明，通过提供关于半导体器件隔离元件的方法，可实现上述目的，该方法包括下列步骤：在半导体衬底上，形成应力缓冲层；在含氮气的气氛中进行退火，在半导体衬底和缓冲层之间的界面处形成氮积累层；在整个获得结构的上面，淀积防氧化层；在场区选择腐蚀防氧化层和缓冲层，给出第一凹进区；在第一凹进区的侧壁上面形成限制鸟嘴产生的隔离层；在第一氧化工艺形成牺牲氧化膜；用湿腐蚀工艺去除牺牲氧化膜，在半导体衬底中形成第二凹进区；以及在第二氧化工艺中形成场氧化膜。

下面按照本发明对此进行较详细的叙述，利用在衬垫氧化膜和硅衬底之间积累氮原子，可限制鸟嘴，利用湿腐蚀去除在形成氮化物隔离层后用低温在硅衬底上面生长的氧化物，可以控制硅衬底的腐蚀深度，由此，重复生长优良外形的场氧化膜。

从下面结合附图对实施例的叙述，本发明的其它目的和方案将变得显而易见。附图中：

图1A到图1D是表示常规凹进LOCOS工艺的剖视图；

图2A到图2F是表示按照本发明关于隔离半导体器件的元件的方法的示意剖视图。

结合各附图会更好地理解本发明的优选实施例，附图中分别利用相同的标号表示相同的和相应的部分。

图2A到图2F表示按照本发明的关于隔离半导体器件的元件的方法。

首先，如图2A所示，在硅衬底21上面，形成厚度大约为50到200衬垫氧化膜22，然后，把它在800到1000℃、在NH₃气氛中、在10到100torr气压下退火约0.5到2小时，在硅衬底21和衬垫氧化膜22之间界面处，形成积累氮原子的氮氧化物层100。接着，淀积防止氧化的氮化物膜23，厚度为约1000到3000。

接着，利用掩模，通过腐蚀在预定区域顺序地把氮化膜23和衬垫氧化膜22开孔，形成场区。同时，选择地腐蚀氮氧化物层100，如图2B所示。

图2C是剖面图，表示在已开孔的氮化物膜23、衬垫氧化膜22和氮氧化物膜100的侧壁上形成的隔离氮化物膜25。因此，沿所得结构的整个表面，淀积如100-700厚的薄氮化膜，然后进行腐蚀，形成隔离氮化物膜25。