[发明专利]高性能通用多端口内部高速缓存的动态随机存取存储器系统、体系结构和方法

说明书

本发明是关于动态随机存取存储器技术(DRAM)，较具体说是针对一消除当前系统带宽的限制及相关问题并提供大大增强的系统性能和降低的成本的、由于能提供一致存储器体系结构而能基本上对许多应用通用的新颖的DRAM系统体系结构。

大量的这种系统设计，特别是在网络连接/通信中，由于各种不同源之间对系统主存储器(几乎总是DRAM)的访问存在竞争而在性能上受到限制。造成大量竞争的直接原因是采用单总线的体系结构，其中一个总线作CPU、主存储器和I/O源之间的相互连接。这种以及过去和现在的类似体系结构还由于严重的带宽限制而阻碍CPU管理更多的I/O接口的能力。

类似的系统带宽限制也使得图象/多媒体设计人员将图象存储器与主存储器分离，从而给系统成本带来负面影响。还开发了专门供图象应用的DRAM来进一步增强视频数据带宽容量。尽管提出了一些采用不同型式DRAM的系统体系结构使得一公共存储器能既用作主存储器又能用作图象存储器，但因总有一方的运行效果不佳，这种措施的作用有限。

因此，在本发明出现之前基本上没有低成本、高性能的一致存储器体系结构，而本发明提出一种下面将讨论的独创的DRAM体系结构和由此而成的独特系统体系结构，它大大地消除了这些问题并从而能提供大得多的数据带宽容量来连接极大数量的源以及增强的性能，并显著地降低了成本。而基于这种新颖体系结构的系统配置将对主存储器功能和图象存储器等同效率地工作，从而进一步实现确实低成本高性能的一致存储器体系结构。因此将这一芯片解决措施称为“AMPIC DRAM”，即A Multi Port Internally Cached DRAM(多端口内部高速存取DRAM)。

本发明背景

如上面讨论的，大部分这种性质的高性能系统均倾向于采用基于总线的体系结构，其中单一的系统总线作CPU、主存储器和I/O源之间的相互连接，如下面讨论的图1中所示(术语“主存储器”和“系统存储器”在这里可相互交换)。这是相对简明的设计并留有扩展空间，但它具有严重的局限性。每当CPU或外设需要访问主存储器(通常以DRAM实现)时，总要为访问系统总线进行仲裁。这样，系统中并行活动量受到外部总线的总容量的限制。

随着CPU的速度增加，系统总线的带宽必须相应增加来发挥系统的整个潜力。然而增加总线带宽极其困难并且非常昂贵因而在技术上成为不可能或者其成本无法忍受。另外，总线上可能运行的I/O源的数量也受到带宽的限制。事实上应当指出，虽然理论上说单总线可以有很大程度的扩展性，而实际运行由于竞争对这种扩展产生极大的限制。

这一问题在所有类型的应用中普遍存在。虽然为更好地认识这些问题下面将介绍说明性的网络连接和图象应用作为举例，但本发明决不仅局限于这些例示范围。

网络连接应用举例

典型的网络连接设备(也称之为互连性设备)例如开关、路由器、桥接器、插座等将多重网络如ATM、SONET、Token Ring(权标环)、FDDI、Ethernet(以太网)、Fiber Channel(光纤通道)等相互连接，如后述图2中所示。典型设计包含一高性能CPU和大量的通常采用传统的DRAM实现的主存储器，如后述图3和图4所示。来自各个网络的数据以数据包(数据包是字节的集合)形式被传送到主存储器，经由CPU处理，而后通常再送往它们各自的目标网络。

所有上面提到的网络(ATM、SONET、Fiber Channel、Token Ring、FDDI等)具有从一点到另一点转移数据的不同措施。它们在硬件、软件和数据传送速度上均不同。需要有相互连接设备来使得这些网络之一上的用户能以不同的协议、无痕迹地与另一网络上的用户通信。

在一典型的相互连接设备中，网络接口均设置有对各种型式接口为特定的网络接口控制器(也通称为网络控制器)。这样，Ethernet即具有与用于Fiber Channel或ATM不同的网络接口(图3和4)。

在图4中所示的仅用于解释这一说明性的系统配置的典型数据流的举例中，可能涉及下列这些典型参数：

a.系统总线为32位宽(4字节)；

b.四个传统的2M×8的DRAM构成2M×32；

c.四个网络接口Fiber Channel、ATM、Ethernet和FDDI；和

d.数据包为1024字节。