[发明专利]非逸失性半导体存储器

权利要求书

1一种驱动非逸失性半导体存储器的方法，其中的存储单元具有两个或更多阈值，通过两个或更多步骤改变字线电平从中读出数据以在存储单元中存储两位或更多位数据，其中依据地址信号或控制信号分别将多位数据中的每一位写入存储单元，以实现读取和擦除。

2根据权利要求1的驱动非逸失性半导体存储器的方法，其中所述的存储单元存储两位或更多位数据，其擦除状态相应于其第二最低阈值。

3根据权利要求2的驱动非逸失性半导体存储器的方法，其中较早写入存储单元的那一位数据相应于第二最低状态的阈值及相应于最高状态的阈值。

4根据权利要求3的驱动非逸失性半导体存储器的方法，其中较晚写入存储单元的那一位数据相应于最低状态的阈值及相应于第二最高状态的阈值。

5根据权利要求4的驱动非逸失性半导体存储器的方法，其中在对较晚进入存储单元的数据编程时，首先执行从第二最低状态的阈值变为最低状态的阈值的编程，然后再执行从最高状态的阈值变为第二高状态的阈值。

6根据权利要求1、2、3、4或5的驱动非逸失性半导体存储器的方法，其中基于第一地址信号选择字线，基于第二地址信号从共同使用该字线的多个存储单元中选择要求的存储单元，基于第三个地址信号选择存储单元中多位数据中的位。

7根据权利要求1、2、3、4、5或6的驱动非逸失性半导体存储器的方法，其中在重写存储在存储单元中的各位数据中首先编程的第一编程数据时，较后写入的第二编程数据被读出并写入缓冲存储器，擦除该存储单元，写入新的第一编程数据，然后写入保存在缓冲存储器中的第二编程数据。

8根据权利要求1、2、3、4、5或6的驱动非逸失性半导体存储器的方法，其中在重写存储在存储单元中的各位数据中后来编程的第二编程数据时，首先写入的第一编程数据被读出并写入缓冲存储器，擦除该存储单元，写入保存在缓冲存储器中的第一编程数据，然后写入新的第二编程数据。

9根据权利要求1、2、3、4、5、6、7或8的驱动非逸失性半导体存储器的方法，其中在将任何存储单元的阈值从低状态变为高状态时在同一区域中的所有存储单元的阈值增加一次，不需要增加的存储单元的阈值降低。

10根据权利要求1、2、3、4、5、6、7或8的驱动非逸失性半导体存储器的方法，其中当存储单元由具有控制栅和浮栅的MOSFET构成时，及当共享字线的存储单元位于同一个阱区中时，阈值必须增加的存储单元的漏电压与在把任何存储单元的阈值从低状态变为高状态时阈值不必增加的在同一区域中的存储单元不同，预定的偏压加在控制栅和阱区之间。

11一种非逸失性半导体存储器，其中的存储单元具有两个或更多个阈值，通过在两个或更多个步骤中改变字线电平读取，以把两位或更多位数据存入存储单元，其中将数据的每一位分层存储在存储单元中，用地址信号或控制信号区分每一层数据。

12根据权利要求11的非逸失性半导体存储器，其中提供为区分所述存储单元的分层数据输入地址信号或控制信号的专用端口。

13根据权利要求11的非逸失性半导体存储器，其中为区分所述存储单元的分层数据的地址信号或控制信号与其它地址信号或数据信号一起以时分方式通过共用外部端口输入。

14根据权利要求11,12或13的非逸失性半导体存储器，其中在存储矩阵的数据线与放大读出数据的灵敏放大器之间提供数据反相电路。

15根据权利要求11,12,13或14的非逸失性半导体存储器，其中在所述灵敏放大器与数据输入缓冲器之间提供数据滤波电路，以根据灵敏放大器读出的数据控制编程数据的输入。

16一种数据处理系统，包括：微处理器，权利要求11、12、13、14或15的非逸失性半导体存储器，用于控制所述存储器的读取、编程和擦除的控制器，以及用于暂时存储从所述存储器中读出的数据的缓冲存储器，其中所述的微处理器和所述的控制器通过总总线连接在一起，所述的控制器和所述的存储器通过局部总线连接在一起。