[发明专利]绝缘层上有硅的动态随机存取存储器及其制作方法

说明书

本发明涉及一种动态随机存取存储器(DRAM)绝缘层上有硅(Silicon OnInsulator；SOI)的结构和工艺，特别是涉及一种改进的绝缘层上有硅的制造方法，以增加操作时的速度和软错免疫力(Soft-Error Immunity)。

DRAM包含一个阵列的电荷存储电容器(Storage Capacitor)和一个对应阵列的转换场效应晶体管，在进行数据的读取与写入的操作时，此DRAM的转换场效应晶体管可以用作开关(Switch)，其一边耦合到电荷存储电容器，另一边则耦接到相关的位线(bit line)。一个典型的DRAM存储单元包含一个电荷存储电容器和一个转换场效应晶体管，该转换场效应晶体管有一与位线相接的源/漏极区和第二个相接于电荷存储电容器的电极的源/漏极区。为了获得高密度的DRAM，转换场效应晶体管和电荷存储电容器均制造得很小，并且很紧密地聚集在一起，邻近的DRAM存储单元也尽可能地靠近聚集，这些紧密相临的DRAM存储单元之间有侧面的绝缘结构，例如场氧化区域(Field Oxide Isolation Regions)。在相邻的场效应晶体管的源/漏极区间，这些场氧化绝缘区域的宽度和厚度，理想的工艺是能将寄生(parasitic)晶体管效应减到最小。场氧化区域愈宽，寄生场效应晶体管通道的长度愈长，这些通道在场氧化区域中增加元件间的绝缘性并减少寄生晶体管效应。当然，提供愈宽的场氧化区域会导致愈小的DRAM的密度，所以，场氧化区域宽度的选择会影响产品性能的好坏。另一方面，场氧化区域愈厚，同样寄生晶体管效应也愈小，因为增加了场氧化区域顶端配线(wiring lines)和寄生场效应晶体管通道的距离。困难的是，我们不可能制造厚的场氧化区域而不使其更宽，因此，更小和更有效的元件绝缘结构是增进DRAM性能的一种方式。

另外一个DRAM可以改进的地方为转换场效应晶体管的转换速度(Switching Speed)，当减少寄生电容与场效应晶体管源/漏极区的耦合时，转换速度也会跟着减少。一些耦合到场效应晶体管源/漏极区的寄生电容，其来源是由于这些电容联接到P/N结(P/N junctions)，而此P/N结是在源/漏极区和存在源/漏极区间各种不同的杂质区之间的。通常来说，场氧化绝缘区所产生的绝缘可以由场氧化区内注入离子来完成，目的为增加寄生场效应晶体管的临界电压(Threshold Voltage)，并减低寄生晶体管效应。这种通道阻绝注入法(Channel Stop Implantation)与源/漏极区注入法有相反的导电型式，其P/N结形成于源/漏极区和通道阻绝区之间；这些P/N结的电容与转换场效应晶体管源/漏极区耦合就可减少转换场效应晶体管的转换速度。

此外，场效应晶体管的工艺也会导致寄生电容和转换场效应晶体管源/漏极区耦合度的增加，为了限制这种短通道效应(Short Channel Effect)，我们可以在传统DRAM轻微掺杂P型的基底中，注入P型的杂质于通道区下方，例如一种打穿(Punch through)或反打穿(Anti-Punch through)的注入法，而反打穿的注入法所能达到的最高密度只达到源/漏极区注入法的底限。要再强调，一般源/漏极区利用反打穿的注入法来形成P/N结，而这些P/N结的电容能进一步减低转换场效应晶体管的转换速度。

一种改进场绝缘区效率和减低寄生电容的方法，Kim等人会在文献“AHigh Performance 16M DRAM on a Thin Film SOI(薄膜SOI上的高性能16MDRAM”)”，1995 Symposium on VLSI第143页到144页上描述过，那是在制造DRAM时，使用有氧化埋层的硅基底，也就是绝缘层上有硅(SOI)的基底。一般而言，SOI基底接合硅基底，即在此基底的表面上，有一薄的硅晶体层(layer of crystalline)覆盖在薄的硅氧化层(layer of silicon oxide)上。在一绝缘层上有硅(SOI)的DRAM中，转换场效应晶体管和构成DRAM存储单元的存储电容器是在硅晶体层表面形成的，而硅氧化层分开了硅表层和硅基底，场氧化绝缘区在硅表层中形成，向下延伸到硅氧化埋层，因此，DRAM的器件有源区(Active Device Regions)水平的绝缘被场氧化区包围，而垂直的绝缘被硅氧化埋层包围。因为该器件有源区完全被绝缘层包住，当从SOI的DRAM的转换场效应晶体管移动寄生电容源时，通道阻绝注入法一般来说是不需要的。使用氧化埋层结构可以进一步提供一个优点，就是减少SOI DRAM工艺的软错率(Soft Error Rate)。