[发明专利]半导体器件

权利要求书

1.一种半导体器件，它包含：

(1)一个大致矩形的半导体芯片，其主表面上带有多个键合压焊区和多个半导体元件，

上述半导体芯片带有一对沿第一方向延伸的长边和一对沿大致垂直于上述第一方向的第二方向延伸的短边，且

上述键合压焊区沿上述一对长边的一边排列；

(2)多个沿上述一对长边中的一边排列在上述半导体芯片外面的第一引线，

上述第一引线各包括内引线部分和外引线，且上述内引线部分的引线端部用键合引线电连接于相应的键合压焊区；

(3)多个沿上述一对长边中的另一边排列在上述半导体芯片之外的第二引线，

上述第二引线各包括内引线部分和外引线，

且上述第二引线不电连接于上述半导体芯片；以及

(4)一个封装件，其中封装了上述半导体芯片、上述第一引线的内引线部分、上述第二引线的内引线部分以及上述键合引线，

上述封装件制成大致矩形形状，带有一对沿上述第一方向延伸的长边和一对沿上述第二方向延伸的短边，

其中上述第一引线的外引线从上述封装件的一对长边中的一个边伸出，而上述第二引线的外引线从上述一对长边中的另一个边伸出，且其中排列在彼此正对着的位置中的上述第一引线的外引线和上述第二引线的外引线在上述封装件之外被电连接。

2.根据权利要求1的半导体器件，其中上述第一引线的外引线和上述第二引线的外引线从上述封装件与上述第二方向平行地伸出，而上述相对立的第一和第二引线的外引线沿上述第二方向大致直线地排列。

3.根据权利要求1的半导体器件，其中所述的相对的第一和第二引线在上述封装件之外连接。

4.根据权利要求1的半导体器件，其中所述的半导体芯片包括一个制作在其主表面上的存储器阵列和一个排列在上述存储器阵列和上述键合压焊区之间的输入/输出电路。

5.一种半导体器件，它包含：

(a)一个在其主表面上带有多个布线的安装板；以及

(c)多个安装在上述安装板的主表面上的半导体封装件，

每个上述半导体封装件包括：

(1)一个大体矩形的半导体芯片，其主表面上有多个键合压焊区和多个半导体元件，

上述半导体芯片带有一对沿第一方向延伸的长边和一对沿大致垂直于上述第一方向的第二方向延伸的短边，

且上述键合压焊区沿上述一对长边中的一个边排列；

(2)多个沿上述一对长边中的一个边排列在上述半导体芯片外面的第一引线，

上述第一引线各包括内引线部分和外引线，且上述内引线部分的引线端部用键合引线电连接于相应的键合压焊区；

(3)多个沿上述一对长边中的另一边排列在上述半导体芯片之外的第二引线，

上述第二引线各包括内引线部分和外引线，且上述第二引线不电连接于上述半导体芯片；以及

(4)一个封装件，其中封装了上述半导体芯片、上述第一引线的内引线部分、上述第二引线的内引线部分以及上述键合引线，

上述封装件制作成大致矩形形状，具有一对沿上述第一方向延伸的长边和一对沿上述第二方向延伸的短边，

上述第一引线的外引线从上述封装件的一对长边中的一个边伸出，而

上述第二引线的外引线从上述一对长边中的另一个边伸出，

其中所述的半导体封装件沿上述第二方向以预定的间距排列成使毗邻的半导体封装件的第一引线和第二引线彼此正对着，且其中上述毗邻半导体封装件的第一引线和第二引线的外引线的引线端通过制作在上述安装板主表面上的布线而被连接。

6.根据权利要求5的半导体器件，其中上述毗邻的半导体封装件的第一引线的引线端部排列在上述布线的第一小岛部位上，而上述毗邻的半导体封装件的第二引线的引线端部排列在上述布线的第二小岛部位，且其中上述第一小岛部位和上述第二小岛部位之间的间距小于上述外引线之间的间距。

7.根据权利要求5的半导体器件，其中上述毗邻的半导体封装件的第一引线的引线端部排列在上述布线的第一小岛部位上，而上述毗邻的半导体封装件的第二引线的引线端部排列在上述布线的第二小岛部位，且其中上述第一小岛部位和上述第二小岛部位制作成一个整体。