[发明专利]具有双栅极半导体器件的制造方法无效
| 申请号： | 97114594.6 | 申请日： | 1997-07-14 |
| 公开（公告）号： | CN1096114C | 公开（公告）日： | 2002-12-11 |
| 发明（设计）人： | 尹康植;朴洪培;金钟采 | 申请（专利权）人： | LG半导体株式会社 |
| 主分类号： | H01L21/8228 | 分类号： | H01L21/8228 |
| 代理公司： | 北京市柳沈律师事务所 | 代理人： | 黄敏 |
| 地址： | 韩国忠*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 具有 栅极 半导体器件 制造 方法 | ||
1.一种制造具有双栅极半导体器件的方法，包括下列步骤：
在具有用于形成第一导电型沟道的MOS晶体管的第一部分和用于形成第二导电型沟道的MOS晶体管的第二部分的半导体衬底上形成栅绝缘膜；
在栅绝缘膜上形成多晶硅层；
在覆盖着半导体衬底的第一部分的多晶硅层上选择性地注入第一导电型掺杂剂；
在覆盖着半导体衬底的第二部分的多晶硅层上选择性地注入第二导电型掺杂剂；
通过选择性地蚀刻多晶硅层在半导体衬底的第一部分上形成第一栅极；
在位于半导体衬底的第一部分的第一栅极的两侧选择性地注入用于形成源/漏LDD区的第一导电型的掺杂剂；
利用用于形成第一栅极的选择性蚀刻工艺的掩膜，选择性地注入用于形成源/漏LDD区的第一导电型掺杂剂；
通过选择性地蚀刻多晶硅层在半导体衬底的第二部分上形成第二栅极；
在位于半导体衬底的第二部分的第二栅极的两侧选择性地注入用于形成源/漏LDD区的第二导电型的掺杂剂；以及
利用用于形成第二栅极的选择性蚀刻步骤的掩膜，选择性地注入用于形成源/漏LDD区的第二导电型掺杂剂。
2.一种制造具有双栅极半导体器件的方法，包括下列步骤：
在具有用于形成NMOS晶体管的第一部分和用于形成PMOS晶体管的第二部分的半导体衬底上形成栅绝缘膜；
在栅绝缘膜上形成多晶硅层；
在覆盖着半导体衬底的第一部分的多晶硅层上选择性地注入P+；
在覆盖着半导体衬底的第二部分的多晶硅层上选择性地注入B+；
形成第一掩蔽图形用以在多晶硅层上形成NMOS晶体管栅极和通过蚀刻多晶硅层在半导体衬底的第一部分上形成NMOS晶体管栅极；
利用第一掩蔽图形作为掩膜在位于半导体衬底的第一部分的NMOS晶体管栅极的两侧面上注入用于形成源/漏LDD区的As+；
在除去第一掩蔽图形后形成第二掩蔽图形用以形成在多晶硅层上形成PMOS晶体管栅极并且通过蚀刻多晶硅层在半导体衬底的第二部分上形成PMOS晶体管栅极；以及
利用第二掩蔽图形作为掩膜在位于半导体衬底的第二部分的第二栅极的两侧面上注入用于形成源/漏LDD区的BF2+。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于LG半导体株式会社，未经LG半导体株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/97114594.6/1.html，转载请声明来源钻瓜专利网。
- 上一篇：一种扩展的蜂窝单元工作区域
- 下一篇：打印机用的色带匣
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
