[发明专利]具有双栅极半导体器件的制造方法

说明书

                           技术领域

本发明涉及一种制造半导体器件的方法，特别是，涉及一种制造具有双栅极的半导体器件的方法。

                           背景技术

一般说来，有两种制造具有双栅极的半导体器件的方法。第一种方法是，形成栅极的注入掺杂剂过程，及形成源/漏区的注入掺杂剂同时进行。然而，第二种方法是，将这些掺杂剂注入工艺过程分开进行。

图1A到1E是说明根据第一种方法制造具有双栅极的半导体器件的一系列工艺过程的半导体器件的局部剖视图。

在第一种方法中，如图1A所示，采用硅局部氧化(LOCOS)技术，在硅衬底11上形成场氧化膜12。接着，又在硅衬底11上形成栅绝缘膜13。然后，在场氧化膜12和栅绝缘膜13上淀积多晶硅层14。在场氧化膜12左侧的部分15打算形成NMOS晶体管，而在场氧化膜12右侧的部分16打算形成PMOS晶体管。

此后，如图1B所示，选择性地蚀刻多晶硅层14，从而形成NMOS晶体管栅极17和PMOS晶体管栅极18。

接着，如图1C所示，以第一光致刻蚀剂掩膜19覆盖用于形成PMOS晶体管的部分16，而后，在要形成NMOS晶体管的部分15上，注入用于形成源/漏LDD区的As⁺。

然后，如图1D所示，除去第一掩膜19。此时，以第二光致刻蚀剂掩膜20覆盖用于形成NMOS晶体管的部分15，而后，在要形成PMOS晶体管的部分16上，注入用于形成源/漏LDD区的BF₂⁺。

此后，如图1E所示，除去第二掩膜20。此时，分别在NMOS晶体管栅极17和PMOS晶体管栅极18的两侧面形成侧壁衬垫21和22。接着，注入用于形成源/漏区以及栅极17和18的掺杂剂离子。也就是，在要形成NMOS晶体管的部分15上注入As⁺，并随后，在要形成PMOS晶体管的部分16上注入BF₂⁺。

如上所述，在第一种半导体器件的制造方法中，用于形成栅极的注入掺杂剂，及用于形成源/漏区的注入掺杂剂同时进行。但是，该方法有一个问题，由于对NMOS和PMOS晶体管分别注入As⁺与BF₂⁺，使阈值电压V起变化，以致几乎不可能形成器件。即，作为掺杂剂，P⁺适于NMOS晶体管栅极而B⁺适于PMOS晶体管栅极。但是，当难以扩散的As⁺用作掺杂剂时，则该晶体管不能有效的掺杂。而且，当用BF₂⁺作为掺杂剂时，则使掺杂剂离子扩散到沟道中去。其结果，阈值电压严重改变。

图2A到2D是说明根据第二种方法用于制造具有双栅极的半导体器件的一系列工艺过程的半导体器件的局部剖视图。

在第二种半导体器件的制造方法中，如图2A所示，采用硅局部氧化(LOCOS)技术，在硅衬底11上形成场氧化膜12。接着，又在硅衬底11上形成栅绝缘膜13。然后，在场氧化膜12和栅绝缘膜13上淀积多晶硅层14。像第一种方法一样，在场氧化膜12左侧的部分15打算形成NMOS晶体管，而场氧化膜12右侧的部分16打算形成PMOS晶体管。

接着，如图2B所示，以第一光致刻蚀剂掩膜19覆盖用于形成PMOS晶体管的部分16，而后，在要形成NMOS晶体管的部分15注入P⁺。

然后，如图2C所示，除去第一掩膜19。这时，以第二光致刻蚀剂掩膜20覆盖用于形成NMOS晶体管的部分15，而后，在要形成PMOS晶体管的部分16注入B⁺。

此后，如图2D所示，除去第二掩膜20。这时，选择性地蚀刻多晶硅层14，从而，形成NMOS晶体管栅极17和PMOS晶体管栅极18。

随后，通过通常的双栅极形成方法，形成源/漏LDD区。

如上所述，在第二种半导体器件的制造方法中，当蚀刻用于形成栅极的多晶硅层14时，分别把两种不同离子类型(N和P型)注入到形成NMOS晶体管的部分15和形成PMOS晶体管的部分16。其结果，由于蚀刻速率的不同量级而损伤硅衬底表面。

                         发明内容

因此，本发明是针对一种制造半导体器件的方法，为的是大致消除由于相关的现有技术的限制和缺陷而存在的几个问题。