[发明专利]静态随机存取存储器单元及其制造方法无效
申请号: | 97114678.0 | 申请日: | 1997-07-16 |
公开(公告)号: | CN1187042A | 公开(公告)日: | 1998-07-08 |
发明(设计)人: | 金东先 | 申请(专利权)人: | LG半导体株式会社 |
主分类号: | H01L27/11 | 分类号: | H01L27/11;H01L21/8244 |
代理公司: | 柳沈知识产权律师事务所 | 代理人: | 黄敏 |
地址: | 韩国忠*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 静态 随机存取存储器 单元 及其 制造 方法 | ||
1.一种静态随机存取存储器(SRAM)单元,包括:
一个形成在第一导电型半导体衬底中的第二导电型阱;
限定在第二导电型阱中的第一和第二激活区;
与第一和第二激活区成直角形成的第一和第二存取晶体管;和
在第一和第二存取晶体管的漏极区中具有跨越第二导电阱的沟道型栅极的第一和第二激励晶体管。
2.根据权利要求1所述的SRAM单元,其中在一个方向平行地形成所述第一和第二激活区。
3.根据权利要求2所述的SRAM单元,进一步包括:
与第一和第二激活区成直角平行地形成的第一和第二负载电阻。
4.根据权利要求1所述的SRAM单元,其中对角地形成第一和第二激励晶体管的栅极,与第一和第二激活区垂直。
5.根据权利要求1所述的SRAM单元,其中依次形成第一和第二存取晶体管。
6.根据权利要求1所述的SRAM单元,其中第一和第二激励晶体管的漏极区分别连接第一和第二存取晶体管的漏极区。
7.根据权利要求1所述的SRAM单元,其中第一和第二激励晶体管的源极区共同拥有第一导电型衬底。
8.一种SRAM单元,包括:
在第一导电型半导体利底中的一深度内形成的第二导电型阱;
在第二导电型阱中的一个方向上平行地限定的第一第二激活区;
分别与第一和第二激活区成直角的第一和第二存取晶体管的栅极;
用第一和第二存取晶体管的栅极以及第一和第二激励晶体管的栅极作为掩膜通过注入第一导电型杂质离子在第一和第二激活区中形成的第一和第二杂质区;
通过在第一杂质区的一侧露出预定区域的第一接触孔与第二激励晶体管的栅极电接触的第一导电层;
通过在第二杂质区的一侧露出预定区域的第二接触孔与第一激励晶体管的栅极电接触的第二导电层;
通过第一接触孔与第一导电层电接触的第一负载电阻层;和
通过第二接触孔与第一导电层接触的第二负载电阻层。
9.根据权利要求8所述的SRAM单元,其中依次形成第一和第二存取晶体管的栅极。
10.根据权利要求8所述的SRAM单元,其中第一和第二导电类型分别为n型和p型。
11.根据权利要求8所述的SRAM单元,其中在同一层中形成第一和第二导电层,并在同一层中形成第一和第二负载电阻层。
12.根据权利要求8所述的SRAM单元,其中第一和第二激励晶体管的源极区共同拥有第一导电型半导体衬底。
13.根据权利要求8所述的SRAM单元,其中跨越第二导电阱构成第一和第二激励晶体管的栅极,以便第一和第二激励晶体管实际上具有垂直结构。
14.根据权利要求8所述的SRAM单元,其中对角地形成第一和第二激励晶体管的栅极,与第一和第二激活区垂直。
15.根据权利要求8所述的SRAM单元,其中与第一和第二导电层平行形成第一和第二存取晶体管的栅极。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于LG半导体株式会社,未经LG半导体株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/97114678.0/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的