[发明专利]静态随机存取存储器单元及其制造方法

说明书

本发明涉及制造半导体器件的方法，特别是适合于其高存储密度和单元稳定性的静态随机存取存储器(SRAM)及其制造方法。

由于一般的静态随机存取存储器(下文称之为SRAM)不需要刷新操作并且便于调节其操作定时，故而可与微计算机具有相同存取时间和相同循环时间。除此之外，象双极型随机存取存储器(RAM)之类的随机存取存储器可获得高速操作。SRAM被广泛用在大规模计算器的缓冲存储器、超级计算机的主存储器、控制存储器等中。

基于触发器的SRAM可分为E/D型SRAM、CMOS型SRAM、和高电阻负载型SRAM。

下面参照附图说明现有的SRAM单元。

图1是现有SRAM单元的等效电路图，图2是现有SRAM单元的布局。

参照图1，第一和第二激励晶体管TD1和TD2建立在分别交叉连接负载电阻R1和R2的触发器的单个单元上。此时，在每个单个单元中，第一和第二激励晶体管TD1和TD2分别连接到位线B/L1和B/L2，其栅极连接到字线。

参照图2现有SRAM单元的布局，由于不规则地形成激活区，该布局设计的结构较复杂。就是说，SRAM单元包括不规则地形成在一有限区中的激活区，形成在激活区预定部分中的第一和第二存取晶体管的栅电极，和第一和第二激励晶体管的栅电极。与此同时，第一存取晶体管的栅电极和第二激励晶体管的栅电极相互连接在第一存取晶体管的漏极区上。另外，第二存取晶体管的栅电极和第一激励晶体管的栅电极相互连接在第二存取晶体管的漏极区上。第二激励晶体管的栅电极通过第一接触孔20连接到第一激励晶体管的漏极上。第二激励晶体管的栅电极通过第二接触孔21连接到负载电阻R1。同时，第一和第二接触孔20和21位于同一直线。

该现有SRAM的操作如下。

当高电平信号施加到字线时，第一和第二存取晶体管TA1和TA2导通，以使单个单元电连接到位线。当第一激励晶体管TD1截止而第二激励晶体管TD2导通时，位线B/L2的数据通过第二存取晶体管TA2施加到存储器单元。反之，当第一激励晶体管TD1截止时，位线B/L1没有电流通路而由第一存取晶体管TA1充电。换言之，当在存储器单元中写入高电平数据时，将大于阈值电压的电压施加到字线，以使第一和第二存取晶体管TA1和TA2导通，从而向“A”点施加高电平数据。由于A点电位为高电平，一个高电平信号施加到连接A点的第二激励晶体管TD2的栅极，从而使第二激励晶体管TD2导通。反之，位线B/L2的低电平数据施加到“B”点，使第一激励晶体管截止。

接下来，在读取数据时，位线B/L1和B/L2变成等电位，将大于该阈值电压施加到字线，从而使第一和第二存取晶体管TA1和TA2导通。因此，当A点数据为高电平时，位线B/L1的电位升高，而当A点为低电平数据时，位线B/L1的电位降低。

图3是现有SRAM结构的截面图，其中包括一场氧化层42，在第一导电型半导体衬底41上限定第一和第二激活区；形成在第一激活区上的存取晶体管的栅电极43，和覆盖场氧化层42并形成在第二激活区上与栅极43隔开预定距离的激励晶体管的栅电极44；在存取晶体管栅极43的两侧形成在衬底41中的第二导电型的源极和漏极杂质区46和46a；具有与激励晶体管栅电极44接触的接触孔并形成在包括栅电极43和44在内的整个表面上的绝缘层47；与激励晶体管的栅电极44形成电接触并形成在绝缘层47上的负载电阻层50；形成在负载电阻层50和激励晶体管的栅电极44之间与负载电阻层50和激励晶体管的栅电极44绝缘的地线48；和通过接触孔与第二导电型的源极杂质区接触的位线52。

下面通过附图说明制造具有上述结构的SRAM单元的常规方法。

参照图4a至4d，提供了制造SRAM单元的常规方法。

首先，如图4a所示，第一多晶硅层形成在第一导电型半导体衬底41整个表面上，其中由场氧化层42限定激活区。POCL₃掺杂到第一多晶硅层。接下来，将光刻胶层(未示出)涂覆在第一多晶硅层上，以限定存取晶体管和激励晶体管的栅电极区。通过光蚀刻处理有选择地去除第一多晶硅层，以形成存取晶体管和激励晶体管的栅电极43和44。然后，用栅电极43和44作为掩膜，注入第二导电型的轻掺杂的杂质离子。