[发明专利]为防止共模振荡和输入滞后的差分延迟元件

权利要求书

1.一种压控差分延迟元件，包括：

具有一对差分输入端子和一对差分输出端子的一对反相器，各个反相器具有负载晶体管、并联连接到负载晶体管的二极管晶体管、和连接到二极管和负载晶体管的输入晶体管；

在负载晶体管之间提供正反馈的对称交联；

其中二极管沟道尺寸基本上等于负载晶体管的沟道尺寸。

2.根据权利要求1所述的压控差分延迟元件，其特征在于还包括连接到输入晶体管的电流控制转换元件。

3.根据权利要求2所述的压控差分延迟元件，其特征在于电流控制转换元件包括电流源PMOS晶体管，各个负载晶体管包括NMOS晶体管，各个输入晶体管包括PMOS晶体管，而各个二极管包括其栅极连接到其漏极并且具有与负载晶体管的沟道尺寸相等的沟道尺寸的相应的晶体管。

4.根据权利要求2所述的压控差分延迟元件，其特征在于电流控制转换元件包括电流闾NMOS晶体管，各个负载晶体管包括PMOS晶体管，各个输入晶体管包括NMOS晶体管，而各个二极管包括其栅极连接到其漏极并且具有与负载晶体管的沟道尺寸相等的沟道尺寸的相应的晶体管。

5.一种压控差分延迟元件，包括：

其源极连接到第一电压源端子且其栅极连接到电流调制电压端的电流控制MOS晶体管；

一对反相器，各具有

其源极连接到电流控制晶体管的漏极且其栅极形成相应的输入端的输入MOS晶体管；和

其漏极连接到输入晶体管的漏极并形成输出端，且其源极连接到第二电压源端的负载MOS晶体管；

一对连接，各将相应反相器负载晶体管的栅极连接到另一个反相器负载晶体管的漏极；和

一对二极管，各连接在相应的负载晶体管的漏极和源极之间，其中二极管的沟道尺寸基本上等于负载晶体管的沟道尺寸。

6.根据权利要求5所述的压控差分延迟元件，其特征在于电流控制MOS晶体管包括电流源PMOS晶体管，各个负载MOS晶体管包括NMOS晶体管，各个二极管包括NMOS晶体管，而各个输入晶体管包括PMOS晶体管。

7.根据权利要求5所述的压控差分延迟元件，其特征在于电流控制MOS晶体管包括电流闾NMOS晶体管，各个负载MOS晶体管包括PMOS晶体管，各个二极管包括PMOS晶体管，而各个输入晶体管包括NMOS晶体管。

8.一种压控振荡器，包括：

至少三个压控差分延迟元件，包含

电流控制晶体管；

一对连接到电流控制晶体管并且具有一对差分输入端子和一对差分输出端子的反相器，各个反相器具有负载晶体管和输入晶体管；

在负载晶体管之间提供正反馈的对称交联；

一对连接在负载晶体管上的二极管，其中二极管的沟道尺寸与负载晶体管的沟道尺寸基本上相等。

9.一种锁相环，包括：

相位检测器，具有用于接收输入信号的第一检测器输入端和用于接收反馈信号的第二检测器输入端，以及检测器输出端；

环路滤波器，具有电连接到检测器输出端的环路输入端和环路输出端；和

压控振荡器，包含

电流控制晶体管；

一对连接到电流控制晶体管的反相器，各个反相器具有负载晶体管和输入晶体管，输入晶体管的栅极连接到环路输出端，输入晶体管的漏极连接到第二检测器输入端；

在负载晶体管之间提供正反馈的对称交联；

一对连接在负载晶体管上的二极管，其中二极管的沟道尺寸与负载晶体管的沟道尺寸基本上相等。

10.一种用于制造压控差分延迟元件的方法，包括以下步骤：

形成MOS电流控制晶体管；

形成一对MOS输入晶体管；

将输入晶体管的源极连接到电流控制晶体管的漏极；

形成一对具有相同尺寸沟道的MOS负载晶体管；

将输入晶体管的漏极连接到负载晶体管的漏极；

形成一对二极管，各个二极管具有与负载晶体管基本上相同的沟道尺寸，且各个二极管与相应的负载晶体管之一并联连接；

将各个负载晶体管的栅极连接到另一个负载晶体管的漏极。

11.根据权利要求10的方法，其特征在于形成电流控制晶体管的步骤形成电流源PMOS晶体管。