[发明专利]为防止共模振荡和输入滞后的差分延迟元件

说明书

本发明总地涉及压控振荡器，更具体地涉及为防止在压控振荡器中的共模振荡而采用对称交联非滞后负载的差分延迟元件。

图1示出传统的锁相环100，其中相位检测器110连接到环路滤波器120，环路滤波器120又连接到压控振荡器(VCO)130。VCO130的输出馈回到相位检测器110。相位检测器110将在线路105上的输入信号相位与在线路104上的来自压控振荡器130的输出信号频率进行比较，并且在线路150上产生对应于这一差别的相位误差信号。环路滤波器120滤波在线路150上的相位误差信号并将在线路160上的控制信号施加到压控振荡器130以控制VCO的工作频率。因为有反馈系统，VCO130能够将线路160上的控制电压信号转变为线路140上其相位用输入信号锁定的具有固定频率的输出信号。

锁相环100最关键的元件是压控振荡器130。图2示出常规的压控振荡器130，它包括采用互补金属氧化物半导体(CMOS)技术制造的压控差分延迟元件(VCDDE)210的多级环。各个VCDDE210优选地具有一对代表性的互补差分输入和输出A0/B0、A1/B1、A2/B2，并且可以以共模和差模振荡。

在差分模式中，第一VCDDE220接收差分对A0/B0，反相后将作为差分对A1/B1传送给第二VCDDE230。VCDDE230反相对A1/B1并将其作为差分对A2/B2传送给第三VCDDE240。最后，VCDDE240反相对A2/B2并将其作为差分对A0/B0送回到VCDDE220。理想地，差分对A0/B0、A1/B1和A2/B2之间各具有一个180度相移。因为VCDDE210以共模工作，即其中各个A/B对彼此同相，从而导致速度降低、不稳定性和边带噪声衰减特性，以差模工作的VCDDE210就理想得多。

图3示出现有技术VCDDE的第一例310，如名为“为了产生多相位信号而采用互补差分缓冲器的压控环振荡器”的美国专利No.3,239,274所述。VCDDE310包括连接到电压源VDD并由电压控制信号Vin_p控制的源(souring)PMOS晶体管P3，和连接到地电压源VSS并由电压控制信号Vin_n控制的NMOS闾(sinking)晶体管N3。两个并联的反相器320和330连接在源晶体管P3和闾晶体管N3之间。反相器320包括连接到NMOS晶体管N1的PMOS晶体管P1。反相器330包括连接到NMOS晶体管N2的PMOS晶体管P2。

控制信号Vin_p和Vin_n使相等的电流IP3和IN3分别通过晶体管P3和N3，从而调整VCDDE310的有效振荡速度。此外，反相器320和330分别接收输入信号INa和INb以调整输出信号OUTa和OUTb。当输入电压INa为高而输入电压INb为低时，晶体管N1导通而晶体管P1不导通，从而将输出电压OUTa拉低。此外，晶体管P2导通而晶体管N2不导通，从而将输出电压OUTb拉高。同样地，当输入电压INa为低而输入电压INb为高时，晶体管P1导通而晶体管N1不导通，从而将输出电压OUTa拉高，晶体管N2导通而晶体管P2不导通，从而将输出电压OUTb拉低。在产生低源电流IP3和IN3的低输入电压，VCDDE310产生共模振荡的问题，而不是所要求的差模振荡。如果输入电压INa等于输入电压INb，则由于没有防止共模振荡的机制，输出电压OUTa相等于输出电压OUTb。

图4示出第二示例的VCDDE410，如固态电路杂志1990年12月出版的第6期卷25第1385页由Kim，Helman和Gray所著的名为“在2μmCMOS中的30MHz混合模拟/数字时钟恢复电路”所述。VCDDE410包括连接到电压源VDD和NMOS晶体管N1的PMOS晶体管P1，和连接到电压源VDD和NMOS晶体管N2且与之并联连接的PMOS晶体管P2。晶体管N1和N2各连接到闾NMOS晶体管N3，N3连接到地电压源VSS。

输入控制电压Vin_p被施加到晶体管P1和P2的栅极以使它们类似于电阻而工作。输入控制电压Vin_n被施加到晶体管N3的栅极以控制电流IN3。如参考图3所述，输入电压INa控制输出电压OUTb而输入电压INb控制输出电压OUTa。但是，VCDDE410没有防止共模振荡的机制。因而，如果输入电压INa和INb相等，则输出电压OUTa和OUTb将相等。