[发明专利]具有改进的绝缘图形的绝缘体上硅薄膜衬底

说明书

本发明涉及一种SOI衬底，特别是涉及在一对半导体衬底之间的接触面上提供的绝缘图形中的改进。

近年来，随着键合技术的改进，诸如绝缘体上硅薄膜衬底(SOI衬底)的彼此键合的多层叠衬底的应用领域也得到了发展。SOI衬底有一个诸如掩埋的氧化硅层的绝缘掩埋层，其对例如功率器件的高电压器件起着不导电的绝缘衬底的作用。对于功率器件，需要在高电压和高可靠性下提高它们的集成密度。在这种情况下，目前正在对所谓＂智能功率器件＂的新器件进行开发。为了实现这种智能功率器件，在衬底中部分和有选择地形成绝缘体上硅薄膜结构，以便将一纵向功率MOS场效应晶体管电路与一控制电路集成在一块单一的芯片上。这种功率器件例如在日本专利公开No.4-29353中已被公开。

图1是一个普通的智能功率器件的局部纵剖面视图，其中示出了控制电路区域110和一纵向功率MOS场效应晶体管电路区120的集成。该SOI衬底具有彼此键合的第一和第二单晶硅衬底100和200的叠层。在控制电路区110和第一和第二单晶硅衬底100和200之间的接触面上有选择地提供有氧化硅膜图形101。氧化硅图形101作为掩埋在该SOI衬底中的掩埋绝缘膜。即在控制电路区110中，第一和第二单晶硅衬底100和200彼此通过氧化硅膜图形101间接地键合。在纵向功率MOS场效应晶体管电路区120中，第一和第二单晶硅衬底100和200彼此直接地键合。控制电路在控制电路区110中形成，而纵向功率MOS场效应晶体管电路在纵向功率MOS场效应晶体管电路区120中提供。在该纵向功率MOS场效应晶体管电路中，纵向功率MOS场效应晶体管具有在第一单晶硅衬底100的一表面区中形成的扩散层。在纵向功率MOS场效应晶体管电路区120中，在第二单晶硅衬底200的表面上提供有该纵向功率MOS场效应晶体管的漏极。该纵向功率MOS场效应晶体管使漏极电流从扩散层经第一和第二单晶硅衬底100和200之间的接触面流向漏极。即，在纵向功率MOS场效应晶体管电路区120中的第一和第二单晶硅衬底100和200之间的接触面起着漏电流路径的作用。这要求在纵向功率MOS场效应晶体管电路区域120中的第一和第二单晶硅衬底100和200之间有着物理和电的最佳键合。

在平面视图中，氧化硅膜图形101具有以单独的芯片尺寸为基准的周期性。图2是说明图1中所示的上述SOI衬底的常规氧化硅膜图形101的平面视图。该硅氧化膜图形101包括多个横向成矩形的氧化硅膜的并行排列，其中所述并行排列通过直接键合区2彼此分开，每个键合区2成带状以分开相邻的两个矩形氧化硅膜排列。虚线所表示的方形区域对应着单独芯片区域1。单独的矩形氧化硅膜切断单独芯片区域1的底部一半部分，而直接键合区共用该单独芯片区域1的上部一半部分。图1是图2中沿I-I线的纵剖面视图。

本发明的发明人对常规功率MOS场效应晶体管的电特性进行了测定，证实了这样的事实，即根据该氧化硅膜的图形形状和按排可能出现器件特性的变坏。发明人对在第一和第二单晶硅衬底100和200之间接触面上的键合缺陷进行了调查。结果，很清楚，表示键合缺陷或未键合区的空隙延伸到多个相邻芯片区域，且该空隙造成器件性能的下降。图3是表示图2中所示的SOI衬底的第一和第二单晶硅衬底100和200之间接触面上的绝缘图形和空隙的平面视图。每个空隙可通过超声波检测观察。每个空隙可能以与氧化硅膜图形101的排列平行的方向延伸。即，器件性能的变坏有可能出现在沿与氧化硅膜图形101的排列平行的方向上。