[发明专利]存储器

说明书

本发明涉及可用于制作存储单元阵列的大规模集成化的存储器。

在现有的半导体存储器中，由在各存储单元内的静态电容器中存储的电子群表示一位信息。由不足N个电子来表示二进制数“1”，由中性电荷状态来表示“0”。在典型的16M位动态随机存取存储器(DRAM)中，其电子数N约为800,000。为了增加存储器容量，必须使各个存储单元变小，但只是使现有的存储单元的尺寸变小，不能实现容量的增加。其原因是N值有下限的缘故。由于必然受到来自单元的漏电流、内部噪音和入射的α粒子的影响，所以电子数N被限制。这些因素并不是随存储单元的面积降低而按比例地降低。在16G位的DRAM中，估计N必须多于130,000(这相当于16M位DRAM的六分之一)。可是，与16M位的DRAM相比，在16G位的DRAM中所需的单元尺寸必须降低三个数量级。因此，这种降低的单元尺寸不能接收能够满足工作的必要个数的电子。为了维持充分大的N值，已研究出具有沟或堆积结构和高介质电容膜的三维电容，但由此建议得到的结构和制造工序极为复杂。而且，功率消耗也显著增加。其原因是单元内比较大的个数N的电子在存储时间内(该时间随器件的规模越缩小就变得越短)必须进行更新的缘故。

其它类型的存储器是公知的表示非易失性的快速存储器。在这种器件中，典型的是通过用有10nm数量级厚度的SiO₂膜形成的隧道阻挡层，把约10⁵个电子注入浮动栅极内。该存储电荷形成对流经源漏路径的电流产生影响的电场。通过控制栅极，利用外加电场，在浮动栅极中写入电荷，或者从浮动栅极中去除电荷。在去除和写入的周期中外加较高的电场，结果，因SiO₂的劣化，使存储器的寿命限制在预定次数的去除/写入周期(典型的是10⁵数量级的周期)。再有，典型的去除/写入时间为数毫秒，它比现有的DRAM还慢4个数量级。由于这种较低的特性，限制了快速存储器的用途。

到目前为止，采用其它方法，可提供已知的用少数且正确个数的电子工作的作为单电子存储器的存储器。在本申请人提交的申请PCT/GB93/02581(WO-A-94/15340)中披露了单电子存储器。在外加栅极电压的控制下，正确个数的电子穿越多隧道结进入存储节点或从存储节点出来，其存储节点的电子状态由电位计(electrometer)检测。但是，这种器件的缺点是在各存储节点上必须有相当数量的电路，并且，该器件目前只能在低温(液态氦温度4.2K或其以下)下工作。在IEEE Transaction on Electron Devices，September1994，Vo1.41，No.9，pp.1628-1638中由K.Yano，T.Ishii，T.Hashimoto，T.Kobayashi，F.Murai和K.Seki等人，此外在IEEEInternational Solid-State Circuits Conference，1996，FP16.4，P.266中由K.Yano，T.Ishii，T.Sano，T.Mine，F.Murai和K.Seki等人提出和论证了其它单电子存储器。这种器件外加栅极电压，采用在源和漏间延伸的多晶膜。在该多晶硅膜的粒状结构中存储少数电子。与上述的PCT/GB93/02581的结构相比，该存储器尺寸较小，可在室温下工作。而且，与现有的存储器相比，这种存储器有一些优点。也就是说，利用少数个数的存储电子使去除/写入变得更快，并且，由于不进行高电场电子注入(high-field electron injection)而采用低电压隧道注入(low-volgate tunel injection)，所以使工作寿命延长。但是，用于读出存储信息的时间较长，为数毫秒。其理由是为了保证晶粒(grains)内电子的较长存储时间就必须使源和漏间的阻抗足够大的缘故。