[发明专利]一种数据码的加密装置、解密装置和保密系统

权利要求书

1、一种数据码的加密装置，将一组数据码X_n加密转换成一组数据码Y_n，其特征在于，包括：

一不可逆转换装置U，用于作用于输入的一组p位二进制位的数据码X_n，将其转换为q位二进制位的转换码Z_m，即Z_m=U(X_n-1)，其中，n=1，…，N，N为欲加密的数据码总数，而X₀为一预定初始密钥；

暂存装置，用于暂存所述转换后的数据码Z_m以将其延迟一个工作周期；

组合装置，用于从所述暂存装置接收延迟的转换后的数据码Z_m，并将其组合成为p位二进制位码后输出；

一组异或逻辑装置，其一输入连接所述组合装置的输出，其另一输入则来自所述数据码X_n，经过异或逻辑操作后输出加密后的所述数据码Y_n，

Y_n=(X_nXORU(X_n-1))。

2．如权利要求1所述的加密装置，其中，所述不可逆转换装置U转换成的转换码Z_m有M个可能值，，而输入的X_n有N个可能值，同时N＞M。

3．如权利要求2所述的加密装置，其中，所述不可逆转换装置U有一组p位二进制位输入及一组q位二进制位输出，运用多对一的对映方式，将输入的p位二进制位码转换成q位二进制位转换码后输出。

4．如权利要求3所述的加密装置，其中，所述不可逆转换装置U可为只读存储器、可编程逻辑阵列、或组合逻辑。

5．如权利要求3或4所述的加密装置，其中，所述暂存装置为一组寄存器，衔接所述不可逆转换装置U的输出，所述不可逆转换装置U的输出与所述寄存器的输入对应，暂存输入数据一个工作周期后再输出。

6．如权利要求5所述的加密装置，其中，所述组合装置有一组q位二进制位输入及一组p位二进制位输出，而所述寄存器的输出与所述组合装置的输入对应，从而将q位二进制位码组合成为p位二进制位码后输出。

7．如权利要求3所述的加密装置，其中所述不可逆转换装置U，可以分成两部分，一部分为固定装置可固定于系统中；而另一部分为可携带的可移装置。

8．如权利要求7所述的加密装置，其中所述的固定装置为所述不可逆转换装置组合逻辑的一部分。

9．如权利要求7所述的加密装置，其中所述的可移装置为所述不可逆转换装置组合逻辑的一部分。

10．如权利要求3所述的加密装置，其中所述转换的数据码的二进制位位数，可以为单一二进制位也可以是多个二进制位。

11、一种数据码的解密装置，用于将用如权利要求1中的加密装置加密后的数据码Y_n解密转换成一组数据码X_n，其特征在于，包括：

一不可逆转换装置U，用于作用于输入的一组p位二进制位的数据码X_n，将其转换为q位二进制位的转换码Z_m，即Z_m=U(X_n-1)，其中，n=1，…，N，N为欲解密的数据码总数，而X₀为预定初始密钥；

暂存装置，用于暂存所述转换后的数据码Z_m以将其延迟一个工作周期；

组合装置，用于从所述暂存装置接收延迟的转换后的数据码Z_m，并将其组合成为p位二进制位码后输出；

一组异或逻辑装置，其一输入连接所述组合装置的输出，其另一输入则来自所述加密后的数据码Y_n，经过异或逻辑操作后输出解密后的所述数据码X_n，

X_n=(Y_nXORU(X_n-1))。

12．如权利要求11所述的解密装置，其中，所述不可逆转换装置U转换成的转换码Z_m有M个可能值，而输入的X_n有N个可能值，同时N＞M。