[发明专利]半导体器件的制造方法

说明书

本发明涉及半导体集成电路器件的制造方法，包括在半导体衬底上形成的双极晶体管和互补场效应晶体管(以下称为CMOS)。

BiCMOS技术是在相同衬底上形成具有高速工作特性和高驱动性能的双极晶体管和具有低功耗特性的CMOS的技术之一，这是满足近来在半导体器件中对低功耗高速度的要求的最有效工艺之一。

由于BiCMOS技术要求许多步骤，所以特别期望降低成本。JP-A 4-74434和JP-A 8-55924已公开了满足这种要求的技术。

作为第一已有技术，将参考图5(a)-(c)和6(a)-(c)简要展示JP-A 4-74434的说明。

如图5(a)所示，在P型硅衬底301上形成N⁺型埋层303和P⁺型埋层302；生长N型外延层304；然后形成N阱305和P阱306。

然后，通过LOCOS技术在衬底上形成场氧化膜307，然后形成栅氧化膜308，再用掩模901注入硼离子形成P型基区309。

如图5(b)所示，用掩模902开出发射极接触310和集电极接触311。

如图5(c)所示，在整个表面上淀积多晶硅302，然后在给定区域上注入砷离子。

然后，如图6(a)所示，借助掩模903在给定区域注入磷离子。

如图6(b)所示，选择性地腐蚀多晶硅312，形成发射极多晶硅314、集电极多晶硅315和栅极多晶硅313。

这里，注入砷离子是用于形成以下将说明的发射极扩散层317，而注入磷离子是用于形成以下将说明的集电极扩散层318和N⁺型栅极多晶硅313。

如图6(c)所示，形成N型LDD层320和P型LDD层321；在晶片整个区域淀积氧化膜，通过RIE技术深腐蚀，形成由氧化膜构成的侧壁319。

然后，形成N⁺型源-漏322，同时形成P⁺型源-漏323和非本征基极316。

之后，对衬底进行热处理，形成发射极扩散层317和集电极扩散层318，给出BiCMOS集成电路的器件部分。

接着，作为第二已有技术，以下将参考图7(a)-(c)和8(a)-(c)简要说明JP-A 8-55924所公开的技术。

如图7(a)所示，在P型硅衬底401上形成N⁺型埋层403、P⁺型埋层402、N阱406和P阱405，然后使用掩模911穿过约30nm厚的第一氧化膜404注入硼离子。离子注入条件可以是例如在10keV下的7.0×10¹³cm^-2。于是，形成P型基区409。

如图7(b)所示，去除第一氧化膜404之后，通过热氧化形成10nm厚的栅氧化膜(407)。然后，使用掩模912，通过例如采用10％HF的10秒选择性腐蚀，去除部分栅氧化膜408用于发射极接触410。

然后，如图7(c)所示，通过LPCVD技术在晶片整个区域上淀积约350nm厚的多晶硅412，之后，使用掩模913，例如在20keV下的2×10¹⁵cm^-2的条件下，在将形成PMOS栅极的区域注入硼离子。

然后，如图8(a)所示，对于砷例如在100keV下的1×10¹⁶cm^-2的条件下，在将要形成NMOS发射极和栅极的区域上注入砷离子或磷离子。

如图8(b)所示，选择地腐蚀多晶硅412，形成发射极多晶硅电极414和栅极多晶硅电极413。

然后，如图8(c)所示，形成N型LDD层420和P型LDD层421，在晶片整个区域上淀积介质膜，对其深腐蚀形成侧壁419，该侧壁由氧化膜构成，最好由氧化膜和氧化膜上的氮化膜构成。

然后，形成N⁺型源-漏422，同时形成P⁺型源-漏423和非本征基极416，对衬底进行热处理。

这里，通过P⁺型源-漏423的离子-注入对PMOS栅极掺杂，通过N⁺型源-漏422的离子-注入对NMOS栅极掺杂。

上述处理之后，可以通过公知技术对栅极多晶硅电极413、P⁺型源-漏423、N⁺型源-漏422和/或发射极多晶硅电极414进行硅化处理。