[发明专利]数据输出缓冲电路

权利要求书

1.一种数据输出缓冲电路，包括：

一噪声产生抑制部分，用来检测加到输入和输出数据的一输入/输出端子的一信号的电平，以输出第一和第二噪声产生抑制信号；

一上拉晶体管，具有一连接到该输入/输出端子的源极和一连接到一电源端的漏极；

一下拉晶体管，由与该输入/输出端子相连的上拉和下拉晶体管的两个源极串联连接到该上拉晶体管；

第一和第二驱动部分，用来驱动上拉晶体管和下拉晶体管；和

一箝位晶体管，通过第一噪声产生抑制信号使其导通，用来抑制由于上拉晶体管的栅极和源极之间的电压差而引起的衬底偏置的增加。

2.如权利要求1的数据输出缓冲电路，其中该驱动部分包括有一具有连接到V_PP端的源极的PMOS M5和一具有连接到地端的源极的NMOS M4，利用第二噪声产生抑制信号而被截止并且该MPOS和NMOS的漏极被连接到上拉晶体管的栅极。

3.如权利要求1的数据输出缓冲电路，其中第二驱动部分包括有一用来反相一DOUT信号的反相器以向下拉晶体管的栅极输出被反相的DOUT信号。

4.如权利要求1的数据输出缓冲电路，其中一噪声降低电阻R1被置于第一驱动部分和上拉晶体管的栅极之间，并且一噪声降低电阻R2被置于第二驱动部分和下拉晶体管的栅极之间。

5.如权利要求1的数据输出缓冲电路，其中该噪声产生抑制部分包括：

一第一“或非”门，逻辑地操作一写启动信号WEB和一通过输入/输出端子的数据信号，以输出第一噪声产生抑制信号；和

一第二“或非”门，逻辑地操作第一“或非”门的一输出信号和DOUT信号，以输出第二噪声产生抑制信号。

6.如权利要求1的数据输出缓冲电路，其中箝位晶体管具有连接到输入/输出端子的一源极和连接到上拉晶体管的栅极和通过噪声降低电阻R1到第一驱动部分的一输出端的漏极。

7.如权利要求1的数据输出缓冲电路，其中如果一比标准地电压较低电平的负电位被加到输入/输出端子，则噪声产生抑制部分检测该负电位并随后输出一高电平的第一噪声产生抑制信号以导通该箝位晶体管，并输出第二噪声产生抑制信号以导通第一驱动部分的NMOS M4。