[发明专利]使阈值电压上升的升压阱

说明书

本发明的背景

1.本发明的领域

本发明涉及金属氧化物半导体(MOS)场效应晶体管的制造。

2.现有技术

各种技术曾被用来注入MOS晶体管的沟道区域以资控制短沟道效应或改变其他一些特性。一个常用的技术为所谓“辉光”注入(haloimplant)，其中邻近这些区域注入导电类型与源区域和漏区域所用相反的离子。这些高掺杂的区域提供较高的穿通电阻包括对抗漏极引起的位垒降低的较高电阻。

在现有技术中在辉光区域内注入掺杂物通常是在形成栅后晶片倾斜时进行的。可参阅发表在IEDM 88上从394页开始的Hori和Kurimoto的著作“一个新的半微米P沟道的带有LATIPS的MOSFET”，(LATIPS为LArgc-Tilt-Angle Implanted Punchthrough Sfopper的缩写)。

本发明的综述

下面说明用来制造MOS器件的一种改进方法，该MOS器件具有属于第一导电类型的栅、源区和漏区，它们是在属于第二导电类型的衬底区域上形成的。将属于第二导电类型的掺杂物注入到衬底内，这样在栅长度减短时，来增加属于第二导电类型的掺杂物在某一区域内的掺杂物浓度，这个区域一般在源区和漏区的中间。这点特别有用，因为对给定的临界尺寸，由于栅长度的变化某些器件的栅长度小于临界尺寸。这些器件将具有较高的搀入物浓度从而得到改进的穿通特性。

附图的简要说明

图1为现有技术的几沟道MOS晶体管的横剖面立视图，图中示出辉光注入在源区域和漏区域的邻近。

图2为按照本发明的几沟道MOS晶体管的横剖面立视图。

图3为一横剖面立视图，示出用来获得本发明的升压阱的加工步骤。

图4为一曲线图，分别示出对于现有技术的辉光注入，现有技术的无辉光器件和本发明的升压阱的沟道中的栅长度对闸值电压的关系。

图5为一曲线图，示出本发明的掺杂物浓度在栅长度不同的晶体管的沟道中的情况。

本发明的详细说明

现在说明栅长度较短时如何提供升压阱使阈值电压上升的方法。在下面的说明中列出众多的具体细节，如特定的浓度水平、掺杂物等，为的是使人们对本发明有一透彻的理解。显然对本行业的技术人士来说，不需这些具体细节也可将本发明付诸实施。另外公知的加工步骤不再详细列出以免与本发明混淆。

参阅图1所示的在P型衬底或阱上形成的现有技术的MOS的晶体管的横剖面立视图，栅10用绝缘层17与晶体管的沟道区域绝缘。在栅两侧形成的间隔层11和12被用来限定源区13和漏区14的较浅的延伸部，这是本行业中公知的。用离子注入形成的辉光区域15和16例如是在源区和漏区掺杂之前用较重的P型掺杂物以两个不同的角度注入而形成的，因此掺杂物如图所示那样分布，这样造成以后要形成源区和漏区的区域在初始时被P型掺杂物掺杂。但被n型掺杂物的反掺杂盖上，形成如图1所示的留下辉光区域的n沟道器件。如同在本申请的现有技术部分中所提到的那样，辉光区域15和16被用来改进晶体管的穿通特性。

图2示出按照本发明制造的场效应晶体管。人们将可了解到，当栅20的栅长度约为0.25微米或更小时，本发明的优点可充分体现。在制造图2的晶体管时，栅先用绝缘层27与衬底绝缘。例如，栅的长度可为0.22微米，高度可为0.25微米，用厚度为40A的二氧化硅层与衬底绝缘。现在就可形成本发明的升压阱，这在下面还要论述。然后在多晶硅栅20的两侧设置间隔层21和22。间隔层是用非导电的材料如氮化硅制成的。间隔层如同图1的晶体管那样，被用来限定源区和漏区的较浅的延伸部23和24。然后，源区和漏区被掺杂。接下来再形成金属层，这是公知的，以便完成集成电路。

与图1中的辉光区域不同，按照本发明，区域25被用在图2中的晶体管内。这个P型的区域比图2的晶体管将制造于其中的所用的衬底或阱被较重地掺杂。不是如同图1所示的那样，是在源和漏的延伸部下面的两个分开的辉光区域，就本发明而言，是希望在栅氧化物27之下的沟道的中央部有尽可能多的掺杂。这个较高浓度的搀入物在图2中由区域26示出。可以看到，这正好发生在阀门长度减少的地方，因此在补偿临界尺寸的变化时特别有用。掺杂的区域25代表本发明的升压阱，由于还可提供其他优点，如阈值电压可在较短的沟道内上升，这将结合图4来说明。