[发明专利]介电元件的制造方法

说明书

技术领域

本发明涉及利用铁电材料的不挥发性的诸如FeRAM的铁电(或强介电)元件、使用该铁电元件的半导体装置以及该铁电元件的制造方法。本发明还涉及利用高介电材料的不挥发性的诸如DRAM的高介电元件、使用该高介电元件的半导体装置以及该高介电元件的制造方法。

背景技术

众所周知，作为半导体存储器，DRAM(动态随机存取存储器)具有高速写入数据的特点。随着实现高密度和高集成度的技术的进展，DRAM进入16M至64M字节的大容量时代。这就要求实现电路元件的微细化，特别是存储信息的电容器的微细化。为实现电容器的微细化，需要将介电材料薄膜化，选择具有高介电常数的材料，并把由上电极、下电极和介电材料构成的电容器从平面结构改为立体结构。众所周知，关于高介电材料，具有钙钛矿(perovskite)晶体结构的简单晶格的BST(Ba/Sr)TiO₃表现出比SiO₂/Si₃N₄高的介电常数(ε)。在国际电子装置会议技术文摘1991年第823页(IEDM Tech.Dig.：P.823，1991)报告了使用这种高介电材料的例子。

由于以铁电材料作为电容器材料的非挥发性存储器FeRAM(铁电随机存取存储器)利用两个极性不同的残留极性状态，所以该FeRAM具有在电源断开的状态下可以存储数据的特性。FeRAM可以以等于或小于μs的量级高速改写数据，因此被认为是下一代理想的存储器。对于这种FeRAM，为了实现大容量，仍然需要铁电材料的薄膜化。顺便提及，在日本专利特开平5-190797中已公开了用于抑制铁电材料和金属电极之间进行反应的半导体存储器，其中用PZT(锆钛酸铅)作为铁电材料，用作扩散防止层的氮化硅(SiN_x)膜在铁电材料的周围形成。

发明的公开

但是上述现有技术不能实现对漏泄电流密度的抑制，该漏泄电流是伴随为增加集成度而无法避免的介电材料薄膜化产生的。使用上述BST的存储器目标是降低伴随高集成度化的运行电压。为降低存储器的运行电压，需要保证在低电压时有足够的电容量。为增加该电容量，已检验了多种方法，包括：选择具有高介电常数的材料、增加电极的面积、使介电材料薄膜化。但是，由多晶结构BST制成的薄膜在耐压特性方面存在问题，因为这样的多晶膜会让漏泄电流很容易地沿晶粒晶界流过。由于这种原因，在BST薄膜作为电容器的情况下，很难在其上施加足够的电压。

在上述氮化硅形成于PZT膜周围的铁电电容器中，氮化硅膜作为可以防止PZT元件热扩散的扩散防止层，由此保持对于铁电特性十分必要的合适的铁电材料化学计量比。但是，上述已有技术中的铁电电容器的氮化硅层存在一个问题：由于氮化硅膜介电常数等于或小于7，它必须形成为厚度等于或小于30埃的超薄膜以防止降低具有4μm²尺寸的铁电电容器的电容量。并且，在更高的集成度1Gb的情况下，电容器的面积变得更小，如0.1μm²。在这种情况  通过简单的计算可以很显然地看到，氮化硅层必须形成为等于或小于1埃的超薄厚度。

并且，在已有技术的薄膜化处理过程中，如果以金属作为电极，就会存在下列问题：通过介电薄膜和金属电极界面上的元素的扩散形成过渡层，由此会降低自发极化(Pr)，增加磁场反向(field reversing)(Ec)，并产生膜破坏。

为解决上述问题，提出了本发明，本发明的目的是提供：一种含有绝缘粒子的高介电层，该介电层可以抑制通过晶粒的晶界产生漏泄电流，并可以被薄膜化至满足高集成度要求的程度；一种高介电元件，其中高介电薄膜夹在上下电极之间；使用高介电元件的半导体装置；以及制造高介电元件的方法。

本发明的另一个目的是为解决上述问题，提供：一种含有绝缘粒子的铁电层，该铁电层可以抑制沿晶粒的晶界产生漏泄电流，并可以被薄膜化至满足高集成度要求的程度；一种铁电元件，其中铁电薄膜夹在上下电极之间；使用铁电元件的半导体装置；以及制造铁电元件的方法。

本发明的另外一个目的是为了提供含有厚度200埃以上的上述高介电薄膜或上述铁电薄膜的高介电元件或铁电元件，其中，可以对该元件施加2V的半导体存储器的运行电压。

本发明的另外一个目的是提供一种高介电元件，在该介电元件中，将导电性氧化物用作与上述高介电薄膜接触的电极，以抑制过渡层的形成，以及制造该介电元件的方法。