[发明专利]带有集成部件的电压整流部件

说明书

本发明主要是涉及射频波领域的电压整流。

本发明发现了一种在袖珍产品领域有优势的，但却不局限的应用，该应用能够在远程合作(remote cooperation)期间用一个终端从例如该终端产生的磁场中恢复能量，并且在可能大致在100KHz到数十MHz范围的频率上实现这一点。

1986年5月6日出版的美国No.H64上的发明的法定注册揭示了一种采用集成技术制造的带有2个N沟道绝缘栅场效应晶体管(NMOS晶体管)和2个二极管的全波整流器。但是，当交流输入电压超过几百KHz时，由于上述二极管的开关特性不良，这种整流器会表现出工作问题。

专利号为5,479,172的美国专利描述了一种由4个NMOS晶体管(其中2个是以二极管形式安装(diode-mounted))组成的整流器。这种整流器的主要缺点在于降压幅度，也就是说横跨于整流器端点的输入电压和输出电压之间的电压差。

本发明的目的是提出一种对这些问题的解决办法。

本发明的目的着重在于在使压降最小的同时，解决上述二极管的开关时间问题，特别是为了允许(整流器)在高频下正常工作。

因此，本发明提出了一种电压整流器件，该器件包括两个交流电压输入端、采用集成技术在半导体衬底内制作的整流装置，两个整流后电压的输出端，在衬底表面引出这些输出端之一。

根据本发明的一般特性，该整流装置包括一对第一类绝缘栅场效应晶体管和一对第二类绝缘栅场效应晶体管，第一类绝缘栅场效应晶体管被设计用来起整流部件的作用，它们的电极之一(源极或漏极)与衬底相连，而第二类绝缘栅场效应晶体管分别被设计为在偏压半导体阱中，栅极连接并横跨于两个输入端上，第一和第二类晶体管具有相反类型的沟道，并且当晶体管导通时，其漏/源电压低于某一预定电压。

如果第一类晶体管(例如NMOS晶体管)展现了足够的沟道宽度，当导通时，栅/源电压继续低于上述门限电压(在本例中是二极管的门限电压)，那么简单地通过以二极管方式安装(diode-mounting)这些晶体管，也就是说通过把其栅极连接到它们的电极之一(例如漏极)，来制造这些晶体管的整流类装置。在这样一个实施例中，规定第一类晶体管把它们的漏极与衬底相连，并且把它们的栅极与它们各自的漏极相连，这两个第一类晶体管的以二极管方式安装的源极被分别连接到电压整流器件的两个输入端。

当导通时，漏/源电压(或者栅/源电压，这是因为栅极被连接到漏极)低于源/衬底寄生二极管的门限电压这一事实，通过有效地并联这个扩散二极管，对整流器的正常工作做出贡献，换句话说，防止了一些电流从这个寄生二极管流失。

如果所采用的技术不能在导通的同时，获得针对诸晶体管的合理宽度而言足够小的栅/源电压，那么可以通过把第一类晶体管的电极之一(漏极或源极)连接到衬底，并且通过把这些第一类晶体管的栅极连接到一个已选定的偏压，来实现第一类晶体管的整流类装置，该偏压最好低于每个第一类晶体管的固有门限电压(也就是源/衬底电压为0时，该晶体管的门限电压)，以使这些第一类晶体管在非导通期间充分保持阻塞状态。

实际上，特别是当采用1微米CMOS集成技术(1微米表示晶体管沟道的长度)，或者甚至采用0.5微米CMOS技术制造该整流装置的时候，把偏置电压选择在例如400毫伏的几百毫伏与等于该晶体管的固有门限电压减去例如400毫伏的几百毫伏的上限这两者之间。

采用被作为整流器部件安装的晶体管代替常规的二极管，甚至使我们有可能在高频频段(例如几十兆赫兹)使整流器正常工作。此外，因为这些第一类晶体管的电极之一(例如漏极)被连接至衬底，并且因为导通期间其它电极(例如源极)的电位与衬底的电位相比是负的，所以可以通过最大程度地抑制本领域技术人员非常熟悉的名为“衬底效应”的效应来使压降最小。

就第二类晶体管(例如PMOS晶体管)而言，它们在导通状态下的漏/源电压低于某一预定值(最好把该预定值取为与二极管的门限电压相等，例如0.7伏，实际上是0.6伏)，特别是当采用1微米，甚至是0.5微米CMOS集成技术制造整流装置的时候，上述情况有可能使以这种结构产生的垂直PNP寄生晶体管一直保持阻塞状态，从而有助于晶体管保持良好效率。

而且，通过对包含这些第二类晶体管的半导体阱提供偏置，例如，通过把它们分别连接到另一个的输出端，就防止了导通期间，在阱和衬底之间，这些晶体管的闩锁(latch-up)效应。

在检查全部非限定的实施例和附图时，将会看到本发明的其它优点和特征，这些图中：

图1图解表示了根据本发明的整流器的第一个实施例；