[发明专利]具有垂直层叠跨接的存储单元设计

权利要求书

1．一种半导体存储单元，包括：

具有第一输入和第一输出的第一反相器；

具有第二输入和第二输出的第二反相器；

包括第一导电层的第一跨接连接，所述第一跨接连接将所述第一输入连接到所述第二输出；以及

包括第二导电层的第二跨接连接，所述第二跨接连接将所述第二输入连接到所述第一输出，其中所述第二跨接连接垂直地层叠在部分所述第一跨接连接的顶部。

2．根据权利要求1的半导体存储单元，其中所述第一反相器包括n型的金属氧化物半导体(NMOS)晶体管和p型的金属氧化物半导体(PMOS)晶体管。

3．根据权利要求1的半导体存储单元，其中所述第二反相器包括n型的金属氧化物半导体(NMOS)晶体管和p型的金属氧化物半导体(PMOS)晶体管。

4．根据权利要求1的半导体存储单元，其中所述第一跨接连接包括含有局部互连层的第一互连和含有多晶硅层的第二互连。

5．根据权利要求1的半导体存储单元，其中所述第二导电层淀积在介质层上，所述第二导电层包括金属层。

6．根据权利要求1的半导体存储单元，其中所述第一导电层包括栅层。

7．根据权利要求1的半导体存储单元，其中所述第一导电层包括第一金属层，所述第二导电层包括第二金属层，其中所述第一和第二金属层具有设置在其间的介质层。

8．根据权利要求1的半导体存储单元，其中所述第一跨接连接的材料包括选自多晶硅、钛、硅化钛、氮化钛和钨组成的组的材料；所述第二跨接连接的材料包括选自铝、铜、钛和氮化钛的组的材料。

9．一种半导体存储单元，包括：

具有第一输入和第一输出的第一逻辑门；

具有第二输入和第二输出的第二逻辑门；

第一跨接连接将所述第一输入连接到所述第二输出，其中所述第一跨接连接包括所述半导体存储单元的第一导电层；以及

第二跨接连接将所述第二输入连接到所述第一输出，其中所述第二跨接连接包括所述半导体存储单元的第二导电层，并且其中所述第二跨接连接的大部分垂直地覆盖所述第一跨接连接。

10．根据权利要求9的半导体存储单元，其中所述第一逻辑门包括互补金属氧化物半导体(CMOS)反相器。

11．根据权利要求9的半导体存储单元，其中所述第二逻辑门包括互补金属氧化物半导体(CMOS)反相器。

12．根据权利要求9的半导体存储单元，其中所述第一导电层包括栅层。

13．根据权利要求9的半导体存储单元，其中所述第一导电层包括局部互连特征和栅互连特征。

14．根据权利要求9的半导体存储单元，其中所述第二导电层淀积在介质层上，所述第二导电层包括金属层。

15．根据权利要求9的半导体存储单元，其中所述第一导电层包括第一金属层，所述第二导电层包括第二金属层，其中所述第一和第二金属层具有设置在其间的介质层。

16．根据权利要求12的半导体存储单元，其中所述第一导电层包括多晶硅。

17．根据权利要求13的半导体存储单元，其中所述局部互连特征的材料包括选自钛、氮化钛和钨组成的组的材料。

18．根据权利要求14的半导体存储单元，其中所述第一和第二导电层包括铝。

19．一种半导体存储单元器件-层布线，包括：

具有第一输入和第一输出的第一反相器器件布线；

具有第二输入和第二输出的第二反相器器件布线；

第一跨接连接布线，用于连接所述第一输入和所述第二输出；以及

第二跨接连接布线，用于连接所述第二输入和所述第一输出，其中所述第二跨接连接布线的大部分设置在所述第一跨接连接布线的顶部。

20．根据权利要求19的器件-层布线，其中所述第一晶体管器件布线包括互补金属氧化物半导体(CMOS)反相器。

21．根据权利要求19的器件-层布线，其中所述第二晶体管器件布线包括互补金属氧化物半导体(CMOS)反相器。