[发明专利]制造半导体封装的方法

说明书

技术领域

本发明涉及微电子组件，尤其涉及半导体芯片封装。

背景技术

半导体芯片封装工业是一个高度竞争的行业，该行业的封装公司正在进行不断的竞争，以减少与封装它们自己的芯片以及其它公司的芯片(许多时候)相关的成本。为了减少封装成本并产生具有类似或更好结果的封装结构和工艺，而不断地研究新技术。此外，另一个前进的压力来自于电子工业，它是为了减少半导体封装的内部阻抗从而使半导体制造商可加快其芯片的速度而不会产生明显的信号劣化，继而缩短电子成品的用户在要求电子产品执行给定的任务时可能需要的处理和/或响应时间。此外，电子工业还需要以小而又小的形状系数来封装芯片，从而被封装的芯片在支持电路化的衬底(诸如印刷布线板“PWB”)上占据较小的空间。减小被封装芯片的厚度尺寸也是重要的，从而可把相同功能的电路安装到较小的区域，从而使获得的电子成品更轻便(尺寸、重量等)，以及/或可增强产品的处理能力而不增大其尺寸。随着被封装芯片制造得越来越小，且在PWB上越来越紧凑，这些芯片会产生更多的热量并将从相邻的芯片接收更多的热量。因此，提供便于除去来自被封装芯片的热量的导热通路也是非常重要的。

出于这些考虑，为了有利于诸如网格焊球阵列(“BGA”)封装等较小封装的惯例，不常使用网格引脚(pin)阵列(“PGA”)产品(其中相对大的导电引脚把特定半导体封装中的电路附接到PWB上的电路)和其它大的封装惯例。在BGA封装中，一般用焊球来替换上述引脚，从而减小封装离PWB的高度，减小封装芯片所需的面积并进一步允许更精致的封装方案。一般，把BGA器件上的焊球置于基本上覆盖被封装的芯片表面的规则网格状图案(通常叫做“区域阵列”)中，或置于平行于邻近被封装芯片正面的每条边并延伸的细长条中。

BGA以及甚至更小的芯片比例(scale)封装(“CSP”)技术指大范围的半导体封装，一般把诸如丝键合(wiredonding)、梁式引线、带式自动键合(“TAB”)或类似互连工艺用作中间连接步骤，以把芯片触点与暴露的封装端子互连起来。这样就在机械附接到支撑衬底上的键合焊接区(pad)前得到了可测试器件。然后，一般使用标准锡-铅焊接使BGA/CSP被封装芯片在PWB上互连。

某些封装设计已很好地满足了上述的工业需要。此设计的一个例子如5,148,265和5,148,266号美国专利中所示，在这里通过引用而包含其内容。在一个实施例中，这些专利揭示了使用芯片载体并结合适当的层来提供节约成本且型面低的CSP。

除了本领域内的这些尝试以外，还想对互连技术作进一步的改进。

发明内容

本发明的方法解决了上述诸问题。

在本发明的一个实施例中，制造半导体芯片封装的方法包括首先制备消耗(sacrificial)层的步骤。接着，在消耗层的第一表面顶部选择性地形成导电焊接区或接线端(post)阵列，从而中央区域由这些焊接区来限定并位于这些焊接区之间。接着，把半导体芯片的背面附加到中央区域内的消耗层，从而芯片的触点承载(或有源)表面与消耗层分开。一般，用导热的小片连接粘合剂把芯片附加到消耗层。接着，用丝键合装置把芯片触点电气连接到各个焊接区，以在其间连接导电金属丝。然后，在消耗层的第一表面上淀积可固化的液体介电密封剂，从而把焊接区、金属丝和半导体芯片全部密封起来。然后，把密封剂固化为自承形式。一般，在淀积密封剂前把模子置于消耗层的第一表面顶部，从而可在把密封剂注入模子并固化后使封装的外部(密封剂)形成所需的形状。然后，至少除去一部分消耗层，以暴露出焊接区的底面并为芯片提供导热通路。在一些实施例中，除去所有的消耗层而留下固化的密封剂和小片连接粘合剂作为封装的底部。可同时封装许多芯片，从而使该工艺能产生单独封装的芯片，或可用于在选择性地分割被封装芯片的切割操作后产生多芯片模块。

在本发明的另一个实施例中，可在消耗层和焊接区之间放置介电的聚合物薄片，从而导电迹线(trace)使焊接区继而使多芯片实施例中的芯片互连。

在本发明的再一个实施例中，可在第一表面上选择性地蚀刻消耗层，从而使导电焊接区从其中突出。接着，把芯片的背面附加到由焊接区所限定的中央区域内的焊接区之间。把芯片触点丝键合到各个焊接区，并淀积密封剂，从而此密封剂密封芯片、金属丝(wire)和焊接区。然后，从暴露的一侧蚀去消耗层，从而可直接接近每个焊接区和芯片背面。

附图概述

图1A到1G-1示出依据本发明制造半导体芯片封装的方法的侧视图。