[发明专利]半导体器件和制造半导体器件的方法无效
| 申请号： | 98100274.9 | 申请日： | 1998-01-23 |
| 公开（公告）号： | CN1094252C | 公开（公告）日： | 2002-11-13 |
| 发明（设计）人： | 浜田健彦;浜田昌幸 | 申请（专利权）人： | 日本电气株式会社 |
| 主分类号： | H01L21/027 | 分类号： | H01L21/027 |
| 代理公司： | 中科专利商标代理有限责任公司 | 代理人： | 卢纪,刘文意 |
| 地址： | 日本国*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 半导体器件 制造 方法 | ||
1.一种具有用以分隔芯片区的划线区的半导体器件，其特征在于，它包括：
形成在划线区内的第一对准标记；
形成在所述第一对准标记上的第一夹层绝缘膜；以及
包含有选择地复盖所述第一夹层绝缘膜的一层不透明膜在内并设在所述第一对准标记之上的第二对准标记，其中所述第一对准标记被所述第二对准标记屏蔽；
所述第一对准标记包括多个排列规则的第一基准标记，而所述第二对准标记包括多个排列规则的第二基准标记并且它们的每一尺寸大于每一第一基准标记至少一个足供定位的量，所述第一和第二基准标记排列成使每一所述第二基准标记设在每一所述第一基准标记上面。
2.按照权利要求1所述的半导体器件，其特征在于，所述第一夹层绝缘膜的表面是平整的。
3.按照权利要求1所述的半导体器件，其特征在于，它还包含在与构成所述第二对准标记的所述不透明膜同时形成的一层屏蔽膜，它与所述第二对准标记相距一段预定的距离。
4.按照权利要求3所述的半导体器件，其特征在于，它还包含复盖所述第二对准标记的一层第二夹层绝缘膜以及包含所述第二夹层绝缘膜在内的第三对准标记，第三对准标记设在所述屏蔽膜上。
5.按照权利要求4所述的半导体器件，其特征在于，所述第二夹层绝缘膜的表面是平整的。
6.一种制造半导体器件的方法，它在具有用以隔开芯片区的划线区的半导体基片的所述芯片区内制造半导体器件，其特征在于，它的制造步骤包括：
在所述划线区内形成第一对准标记；
形成第一夹层绝缘膜；
对第一夹层绝缘膜加工图形形成夹层对准标记；以及
淀积一层导电不透明膜并对其加工图形形成第二对准标记屏蔽第一对准标记；
其中第一对准标记是由多个规则排列的第一基准标记形成的，而每一第二基准标记的尺寸大于每一第一基准标记至少有一在每一第一基准标记之上一对一地排列定位的量，以形成第二对准标记。
7.按照权利要求6所述的制造半导体器件的方法，其特征在于，它还包括对第一夹层绝缘膜的表面进行平整的步骤。
8.按照权利要求6所述的制造半导体器件的方法，其特征在于，它还包括在与第二对准标记相距一段预定距离处形成一层不透明导电膜的屏蔽膜的步骤。
9.按照权利要求8所述的制造半导体器件的方法，其特征在于，它还包括形成第二夹层绝缘膜使其复盖第二对准标记的步骤，以及有选择地去除第二夹层绝缘膜在所述屏蔽膜上形成第三对准标记的步骤。
10.按照权利要求9所述的制造半导体器件的方法，其特征在于，它还包括对所述第二夹层绝缘膜的表面进行平整的步骤。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于日本电气株式会社，未经日本电气株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/98100274.9/1.html，转载请声明来源钻瓜专利网。
- 上一篇：含有纤维素甲酸酯的组合物
- 下一篇：电话拨号显示装置
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
