[发明专利]具有铁电存储电容器的半导体存储器件

说明书

本发明涉及一种半导体器件，尤其是这样一种半导体存储器，该半导体存储器的每个存储单元是由一选择晶体管和用于存储电荷的铁电存储电容器组成。

图1中示出了这样一种常规半导体器件的存储单元结构它是在1992年5月出版的日本未审定专利公报No.4-144282中公布的。

这种常规半导体器件有多个相同结构的存储单元800，它们是以矩阵形式排列的。然而，为了简化说明在图1中仅示出了两个存储单元800。

如图1所示，每个存储单元800有一金属氧化物场效应晶体管(MOSFET)  600作为选择晶体管，以及一个用于存储电荷的电容器700。

金属氧化物场效应晶体管600是由在一半导体基片(未示出)上的一源极区107s和一漏极区107d，以及通过栅氧化层(未示出)在基片上形成的公用栅极151构成，公用栅极151作为字线将相应栅极151与其它栅极电连接。

漏极区107d是经一连接孔153与叠在其上的位线152电连接。

源极区107s通过连接孔103与叠加的布线层104电连接。布线层104与存储电容器700的一下垫的上电极102电连接。因此，源极区107s与存储电容器700的重叠的上电极102电连接。

存储电容器700s具有由一条形公用下部电极109和正方形上部电极102夹在中间的一正方形的铁电体101。公用下部电极109与位线152垂直地沿字线151延伸。铁电体101具有比上部电极102稍宽的区域。铁电体101具有与下部电极109相同的宽度。

下部电极109通过连接孔112与重叠的布线层114电连接。布线层114经一连接孔115与重叠的布线层154电连接。因此，下部电极109是与布线层154电连接的。布线层154是沿着下部电极109延伸，并且与其相叠。

如上所述，连图1所示的常规存储单元结构中，公用下部电极109是被沿着字线151排列的存储单元800共同使用的。

图2A至2C示出了另一种常规半导体存储器的存储单元的线路布局图，其中许多与图1中基本上结构相同的存储单元800是以矩阵形式排列。图3示出了沿图2A中III-III线的剖面图。

如在图2B和图3中清楚地表示出的，金属氧化物场效应晶体管600的源极区107s和漏极区107d是在半导体基片110上形成的。作为字线的栅极151，是穿过相应的栅氧化层108a设置在基片110上。每对源极和漏极区107s和107d是位于相对应的一个栅极151的两侧。

位线152是形成在覆盖栅极或字线151的一层夹层绝缘层108b之上。位线152是经穿过夹层绝缘层108b的相应连接孔153与相应漏极区107d接触并电连接。

存储电容器700的条形下部电极109形成在覆盖位线152的夹层绝缘层108c上。下部电极109沿字线151延伸。存储电容器700的正方形铁电体101形成在相应的正方形下部电极109上。存储电容器700的正方形上部电极102是形成在相对应的铁电体101上。

每个铁电体101具有与相对应的一个下部电极109相同的面积。换句话说，每个铁电体101是整体地与相应的一个下部电极109叠在一起。每个上部电极102具有比相对应的一个下部电极109的面积窄的面积。换句话说，每个上部电极102是被包括在相对应的一个铁电体101内。

存储电容器700正好是位于相对应的漏极区107d上方，或者是相邻源极区107s之间位置的正上方。

布线层104是形成在覆盖存储电容器700的夹层绝缘层108d上。布线层104经穿过夹层绝缘层108d的相对应的正方形连接孔105与上部电极102接触并电连接。布线层103还通过穿过夹层绝缘层108d、108c和108b的正方形连接孔103与源极区107s接触并电连接。

布线层104是由夹层绝缘层108e所覆盖。

在此假定正方形上部电极102的一个边长为a，上部电极102的边长a和下部电极109的宽度之间的差值为d，下部电极109的相对端与相对应连接孔105间有一段距离为x，正方形连接孔105的一个边长为c，而相邻上部电极109间距离为y。那么，每个存储单元800的芯片面积Sc是由下面的表达式(1)所表示。

Sc＝(d/2+a+d/2+x+c+x)·(a+y)

  ＝(a+d+c+2x)·(a+y)        (1)

如果差值d被增加至(d+Δd)，那么芯片面积Sc被如下表达式(2)所表示。