[发明专利]具有冗余电路的半导体存储装置

权利要求书

1.一种半导体存储装置，包括：多个列选择线，至少一个冗余列选择线，一个用于响应一列地址启动所述多个列选择线中的一个的列译码器，一个在提供了一个有缺陷列选择线的列地址时产生一检测信号的第一电路，和一个响应所述检测信号和所述行地址的至少一部分而启动所述冗余列选择线的第二电路。

2.如权利要求1所述的半导体存储装置，其中所述第一电路包括一个存储所述有缺陷列选择线的所述列地址以产生所述检测信号的熔断丝组。

3.如权利要求2所述的半导体存储装置，其中所述第二电路包括一个由所述行地址的所述部分控制传输所述检测信号以启动所述冗余列选择线的传输门。

4.如权利要求1所述的半导体存储装置，其中所述列译码器在所述冗余列选择线被启动时不关断所述多个列选择线中的任何一个。

5.如权利要求1所述的半导体存储装置，其中所述行地址的所述部分包括所述行地址的一个最有效位。

6.一种半导体存储装置包括：

包括至少第一和第二字线的多个字线；

包括至少第一和第二位线的多个位线；

包括至少第一和第二冗余位线的多个冗余位线；

多个存储单元，它们中的每个位于所述字线和位线的交叉点上；

多个冗余存储单元，它们中的每个位于所述字线和冗余位线的交叉点上；    

包括至少一个第一列选择线的多个列选择线，当所述第一列选择线被启动时，所述第一和第二位线被选择，

一个冗余列选择线，当所述冗余列选择线被启动时，所述第一和第二冗余位线被选择，

一个在所述第一字线被启动时，响应一第一列地址而启动所述第一列选择线的列译码器，和

一个在所述第二字线被启动时，响应所述第一列地址而启动所述冗余列选择线的列冗余译码器。

7.如权利要求6所述的半导体存储装置，其中所述第一字线与所述第一位线和所述第一冗余位线相交，而不与所述第二位线和所述第二冗余位线相交，所述第二字线与所述第二位线和所述第二冗余位线相交，而不与所述第一位线和所述第一冗余位线相交。

8.如权利要求7所述的半导体存储装置，其中所述列译码器在所述第二字线被启动时，响应所述第一列地址而被禁止启动所述第一列选择线。

9.如权利要求7所述的半导体存储装置，其中所述多个位线还包括第三和第四位线，所述多个列选择线进一步包括第二列选择线，当所述第二列选择线被启动时，所述第三和第四位线被选择，当所述第二字线被启动时，为响应一第二列地址所述列译码器，启动所述第二列选择线，当所述第一字线被启动时响应所述第二列地址所述列冗余译码器启动所述冗余列选择线。

10.如权利要求9所述的半导体存储装置，其中当所述第二字线被启动时，所述列译码器响应所述第一列地址被禁止启动所述第一列选择线，并且在所述第一字线被启动时响应所述第二列地址被禁止启动所述第二列选择线。

11.如权利要求9所述的半导体存储装置，其中所述第一字线还与所述第三位线相交，而不与所述第四位线相交，所述第二字线还与所述第四位线相交，而不与所述第三位线相交。

12.如权利要求9所述的半导体存储装置，其中所述列冗余译码器包括第一和第二熔断丝组，所述第一熔断丝组响应所述第一列地址启动一第一匹配信号，所述第二熔断丝组响应所述第二列地址启动一第二匹配信号。

13.如权利要求12所述的半导体存储装置，其中所述列冗余译码器还包括第一和第二传输门，响应所述被启动的第二字线所述第一传输门被启动以向所述冗余列选择线传输所述第一匹配信号，响应所述被启动的第一字线所述第二传输门被启动以向所述冗余列选择线传输所述第二匹配信号。

14.如权利要求6所述的半导体存储装置，其中所述第二位线是有缺陷的。

15.如权利要求9所述的半导体存储装置，其中所述第二和第三位线是有缺陷的。