[发明专利]具有冗余电路的半导体存储装置

说明书

本发明涉及一种配备有冗余电路的半导体存储装置，更具体地讲，是涉及一种具有提高的利用冗余位线对有缺陷位线的补救效率的半导体存储装置。

近些年来，伴随着更小几何尺寸、高度集成和大容量半导体存储装置的发展，要获得绝对没有缺陷的完美产品变得极为困难。也就是说，几乎所有生产的半导体存储装置都包含有缺陷的存储单元，有缺陷的字线，或有缺陷的位线。为了使包括这些缺陷的半导体存储装置成为可接受的产品，一般的方法是给半导体存储装置提供一冗余电路。

冗余电路是用于当存在一有缺陷字线或位线时禁止使用该有缺陷字或位线，并用一冗余字或位线替代该有缺陷字或位线。如上所述，通过设计可以用一冗余字线或冗余位线替代一有缺陷字线或有缺陷位线的电路结构，可以制造出仿佛绝对没有缺陷的半导体存储装置。因此，冗余电路对于提高半导体存储装置的生产率有重大的意义。

为了补救尽可能多的有缺陷字线或有缺陷位线，最有效的方法是在实际可能的情况下结合尽可能多的冗余字线或冗余位线。但是，从除非在制造的半导体存储装置中存在缺陷，否则冗余电路是无用的，因为冗余电路是一种多余的电路，因此并不提倡在半导体存储装置中提供大规模的冗余电路。为此原因，最好是用最小数量的冗余字线或冗余位线补救尽可能多的有缺陷字线或有缺陷位线。

出于这些考虑，提出了各种提高利用冗余电路对有缺陷字线或有缺陷位线的补救效率的方法。例如，可以举出在USP5,349,556，USP5,355,339，USP5,359,560和USP5,414,660中公开的方法。在这些专利中公开的方法是所谓的行适应冗余方法(row flexible redundancy method)。行适应冗余方法是一种有效补救字线缺陷的技术，其具有一个冗余字线覆盖的替代范围大的特征。

然而，根据行适应冗余方法，虽然可以提高对于有缺陷字线的补救效率，但没有改变对位线的补救效率。因此，需要一种也可以提高对于有缺陷位线的补救效率的方法。

本发明的一个目的是提供一种配备具有高的补救效率的冗余电路的半导体存储装置。

本发明的另一个目的是提供一种可以利用较少数量的冗余位线补救有缺陷位线的半导体存储装置。

本发明又一个目的是提供一种可以在最小增加芯片面积同时补救较多数量的有缺陷位线的半导体存储装置。

本发明的再一个目的是提供一种在利用行适应冗余电路的同时配备有一可以提高对有缺陷位线的补救效率的冗余电路的半导体存储装置。

根据本发明的半导体存储装置包括多个列选择线，至少一个冗余列选择线，一个响应列地址从多个列选择线中启动一个列选择线的列译码器，一个当提供了一个有关有缺陷列选择线的列地址时产生一检测信号的第一电路，和一个接收行地址的至少一部分并启动冗余列选择线以响应行地址的至少一部分以及检测信号的第二电路。利用这种安排，当在一个位线中产生缺陷时，可以利用一单一冗余列选择线，通过仅仅替换这些位线的一部分而补救较大数量的有缺陷位线，而不是替换包括在有缺陷位线所属列选择线中的许多位线的全部。

从以下结合附图的说明中，可以对本发明的上述和其它目的，优点及特征有更为清楚的了解，其中：

图1是显示一个具有分割的位线的半导体存储装置100的方框图，它是本发明的一个目的；

图2是显示根据本发明的第一实施例的半导体存储装置200的方框图；

图3是显示图2中列冗余译码器216的一部分的电路图；

图4示出了图3中所示的熔断丝组302和304；

图5是显示半导体存储装置200进行的位线替换定时的定时图；

图6是显示根据本发明的第二实施例的半导体存储装置600的方框图；

图7是显示根据本发明的第三实施例的半导体存储装置700的方框图；

图8是图7中的一个控制电路750的电路图；

图9是显示图7中的一个列冗余译码器716的一部分的电路图；和

图10是显示根据半导体存储装置700的位线替换定时的定时图。

首先，参考图1，在对本发明的半导体存储装置详细说明之前，对本发明的申请目的的半导体存储装置100进行说明。

图1中所示半导体存储装置100是一个带有分割的位线的半导体存储装置。半导体存储装置100的单元阵列区包括一个正规单元阵列区102和一个冗余单元阵列区104。