[发明专利]非易失性半导体存储器件

权利要求书

1.用于半导体存储器件的写入电路，其特征在于上述写入电路包括：

可锁存写入数据的锁存电路；

门电路，它可根据一个信号，将与上述锁存电路中的上述写入数据相应的电压发送到上述半导体存储器件的信号线上。

2.如权利要求1所述的写入电路，其特征在于上述信号是一个写入信号，它在数据写入期间激活。

3.如权利要求1所述的写入电路，其特征在于上述门电路包括一第一沟道晶体管，其栅极上施加有上述信号，其源极和漏极中的一个与上述锁存电路连接，而上述源极和漏极中的另一个则与上述位线相连接。

4.如权利要求3所述的写入电路，其特征在于上述门电路还含有一个与上述第一沟道晶体管并联的第二沟道晶体管，其栅极接有与上述信号反相的信号。

5.如权利要求1所述的写入电路，其特征在于上述锁存电路包括：一个第一反相器电路，它具有一个第一输入极和第一输出极；一个第二反相器电路，它具有的第二输入极与上述第一输出极连接，其第二输出极则与上述第一输入极相连接，上述第一输入极上接有与上述写入数据相对应的电压，而上述第二输入极上接有与上述写入数据的反相数据相对应的电压，其中所述第二输出极与上述门电路耦合连接。

6.如权利要求5所述的写入电路，其特征在于它还包括：一个第一晶体管，其耦连在上述第一和第二输入极之一及电源之间，其栅极上接有与上述写入数据相对应的上述电压；一个第二晶体管，其耦连在上述第一和第二输入极之中的另一个与电源之间，其栅极上接有与上述写入数据的反相数据相对应的电压。

7.一种半导体存储器件，其特征在于包括：

存储单元；

与上述存储单元耦合连接的位线；

写入电路，用于在数据写入期间，无论写入到上述存储单元的数据的逻辑电平是什么，它都能锁存数据，并将与上述写入数据相对应的电压传送到上述位线中。

8.如权利要求7所述的器件，其特征在于上述写入电路含有一个能锁存上述写入数据的锁存电路以及一个门电路，该门电路耦合连接于上述锁存电路的输出端与上述位线之间，并且具有一个其上可施加写入信号的控制栅。

9.如权利要求8所述的器件，其特征在于上述门电路是一个MOS晶体管，其源极和漏极分别与上述锁存电路的上述输出端和上述位线相连接，其栅极接有上述写入信号。

10.如权利要求7所述的器件，其特征在于它还包括一个位线复位电路，此电路中含有一个耦合连接于上述位线和电源线之间的晶体管，该晶体管的控制栅上接有一个放电信号。

11.一种半导体存储器件，其特征在于包括：

第一和第二存储单元；

与上述第一存储单元耦合连接的第一位线；

与上述第二存储单元耦合连接的第二位线；

含有锁存电路的写入电路，该写入电路在数据写入期间，无论写入到存储器单元中的数据的逻辑电平对应于第一位线和第二位线中的哪一个，它都能锁存写入数据，并将与上述锁存电路中的上述数据相对应的电压传送到上述第一位线和第二位线之一；

选择器，它能选择上述第一位线和第二位线之一，以将上述写入数据写入第一和第二存储单元之一；

位线复位电路，它能在上述第一位线和第二位线之一被上述选择器选中时，对上述第一位线和第二位线之中的另一个位线进行复位。

12.一种半导体存储器件，其特征在于包括：

一个位线；

具有锁存电路的写入电路，该锁存电路接有写入电压和地电压，它能够锁存写入数据，并具有一个能根据上述写入数据而输出上述写入电压和上述地电压之一的输出极，上述锁存电路的上述输出极在数据写入期间与上述位线电性连接。

13.如权利要求12所述的器件，其特征在于上述写入电路含有一个晶体管，该晶体管耦合连接于上述锁存器电路的上述输出极与上述位线之间，并具有一个其上施加有数据写入信号的控制栅。

14.如权利要求13所述的器件，其特征在于还包括一个位线复位电路，该位线复位电路与上述写入电路无关地形成，并能够对上述位线进行复位。