[发明专利]阵列的单元布局相同且周边电路对称的半导体存储器件

权利要求书

1、一种制造在一块半导体基片(40，70)上的半导体存储器件，包括有：

沿第一方向(AR11)排列的多个存储器单元阵列(41e-41h；71e-71h)，并至少形成一对第一存储器单元阵列(41g/41h)；以及

与所述至少一对存储器单元阵列的存储器单元可以电连接并设置在所述至少一对的存储器单元阵列之一和所述至少一对的其它所述存储器单元阵列之间的确定的周边电路(40e)，

所述半导体存储器件的特征在于：

所述至少一对的所述存储器单元阵列的所述一个(41h；71h)包括各有沿所述第一方向排列在第一图形(P)中的第一存储器单元的多个第一存储器单元子阵列(42a；43a)以及各与所关联的第一存储器单元子阵列的所述第一存储器单元可以电连接并排列在第二图形(F)中的多个第一周边电路(42b/42c；43b/43c)，以及

所述至少一对的所述其它(41g；71g)的所述存储器单元阵列包括各有沿所述第一方向排列在所述第一图形(P)中的第二存储器单元的多个第二存储器单元子阵列(43a)以及各与所关联的第二存储器单元子阵列的所述第二存储器单元可以电连接并排列在相对于与所述第一方向垂直的第二方向与所述第二图形相对称的第三图形中的多个第二周边电路(43b/43c)。

2、按照权利要求1所述的半导体存储器件，其特征在于，每一所述多个第一存储器单元子阵列(42a；43a)以及每一所述多个第二存储器单元子阵列(43a)还有与所述第一存储器单元选择联结的第一位线(59)和第一子字线(54)用以将所选择的第一存储器单元与所述第一位线相连以及与所述第二存储器单元选择联结的第二位线(59)和第二子字线(54)用以将所选择的第二存储器单元与所述第二位线相连，与所述第一子字线相连的第一子字线驱动器和与所述第一位线相连的第一读出放大器部件形成所述多个第一周边电路(42b/42c)的部件，而且与所述第二子字线相连的第二子字线驱动器和与所述第二位线相连的第二读出放大器部件形成所述多个第二周边电路(43b/43c)的部件。

3、按照权利要求1所述的半导体存储器件，其特征在于，所述第一存储器单元和所述第二存储器单元是动态随机存取存储器单元。

4、按照权利要求1所述的半导体存储器件，其特征在于，所述多个存储器单元阵列还形成另一对存储器单元阵列(41f/41e；71f/71e)，并且所述另一对的存储器单元阵列是分别与所述存储器单元阵列中的所述一个(41h；71h)以及所述存储器单元阵列中的所述其它(41g；71g)进行相似布局的。

5、按照权利要求1所述的半导体存储器件，其特征在于，它还包括多个沿所述第一方向排列的其它存储器单元阵列(41a-41d；71a-71d)，以及设置在所述多个存储器单元阵列(41e-41h；71e-71h)和所述多个其它存储器单元阵列(41a-41d；71a-71d)之间的第四周边电路(40a/40b/40c)。

6、按照权利要求5所述的半导体存储器件，其特征在于，所述多个其它存储器单元阵列形成相对于沿所述第一方向伸展的第一对称线(SY10)与所述的至少一对存储器单元阵列相对称的另一对存储器单元阵列(41d/41c)，以及其中

所述另一对存储器单元阵列之一(41d)包括各有沿所述第一方向排列在所述第一图形(P)中的第三存储器单元的多个第三存储器单元子阵列以及各与所联结的第三存储器单元子阵列的所述第三存储器单元可以电连接并排列在相对于所述第一对称线与所述第二图形(F)相对称的第四图形中的多个第三周边电路，而且所述另一对的其它(41c)所述存储器单元阵列包括各有沿所述第一方向排列在所述第一图形(P)中的第四存储器单元的多个第四存储器单元子阵列以及各与所联结的第四存储器单元子阵列的所述第四存储器单元可以电连接的并排列在相对于所述第一对称线(SY10)与所述第三图形相对称的第五图形中的多个第四周边电路。

7、按照权利要求6所述的半导体存储器件，其特征在于，所述第一存储器单元、所述第二存储器单元，所述第三存储器单元以及所述第四存储器单元是动态随机存取存储器单元，而且所述各个所述第一周边电路、所述第二周边电路，所述第三周边电路以及所述第四周边电路包括读出放大器和子字线驱动器。