[发明专利]半导体集成电路及用于补偿其器件性能变化的方法

说明书

本发明涉及半导体集成电路，及半导体集成电路的器件性能变化的补偿方法，诸如对MOS FET(金属氧化物场效应晶体管)的阈值电压(VT)的变化的补偿。

在设计半导体集成电路时通常要考虑其器件性能的变化。更具体地说，推测出一个器件性能变化范围，通过对半导体集成电路的设计从而它们在所推测的器件性能变化范围内，为满足所需的性能而稳定的工作。然而，由于很难推测器件的性能变化，从而设计半导体集成电路的时间周期会增长，因此在最坏的情况下需要一段时间，来使半导体集成电路工作，因而这样设计出的半导体集成电路会存在性能下降的问题。最近已提出一种变化补偿的电路，其能补偿半导体集成电路的器件性能变化，使半导体集成电路表现出稳定的性能指标。

一种较典型的器件性能变化是MOS FET的阈值电压的变化。这种MOS FET阈值电压的变化是由器件生产的变化及工作环境变化而造成的。器件生产变化的原因是由于半导体器件的物理结构及化学成份发生了变化，由于无法完全消除生产中的误差，从而其无法被彻底避免。工作环境的变化是由供电电压变化及温度变化引起的，同样其由于无法获得完全稳定的工作环境而不可避免。当生产半导体器件时，会引入器件生产变化，但其在随后的实际应用中，并非是动态变化的，而是维持一种静态。由于在实际应用中，供电电压及温度的波动，从而工作环境变化贯穿始终并且是动态的变化。因此任何用于补偿MOS FET阈值电压变化的过程都需要不仅补偿静态的变化，而且还需一直通过保持此动态变化的轨迹来补偿动态的变化。

在日本公开专利出版物No.223018/96中揭示了一种用于补偿器件性能变化，尤其是MOS FET阈值电压的传统结构。

所附的图1以方框图形式示出了一种传统的变化补偿电路541。如图1中所示，通过电压转换器515自第一电源532向控制信号生成电路514提供电能，同时还直接从第二、第三及第四电源533、534、535提供电能。从电压转换器515连到控制信号生成电路514的电源线及从第二、第三及第四电源533、534、535连到控制信号生成电路514的电源线分别作为高电势电源(VDD)204、高电势基片电源(VNSUB)205、低电势基片电源(VPSUB)206及低电势电源(VSS)207连接到处于与控制信号生成电路514相同的半导体集成电路中的逻辑电路上。控制信号生成电路514向电压转换器515输出控制信号520。控制信号生成电路514及电压转换器515共同形成一反馈环路，在反馈的控制下来保持VDD204的电势。

图2以方框图形式示出了控制信号生成电路514。如图2中所示，将时钟信号521提供给延迟电路614，而从延迟电路614延伸出VDD204、VNSUB205、VPSUB206及VSS207。延迟电路614按VDD204、VNSUB205、VPS UB206、及VSS207所提供的电势而确定的时间延迟时钟信号521，并输出延迟的时钟信号521。向相位比较器611加有未被延迟电路614延迟的时钟信号521及被延迟电路614延迟的时钟信号521，并输出与所提供的时钟信号间的相位差成比例的超前/滞后脉冲。将相位比较器611的输出脉冲提供给电荷泵电路612，从而根据所提供的脉冲的持续时间来充电或放电电荷。将电荷泵电路612的输出信号提供给低通滤波器613，从所提供的信号中去除高频成份，输出作为控制信号522的DC(直流)电压。

控制信号生成电路514的工作步骤如下：如果在由延迟电路614输出的被延迟的时钟信号521与原始时钟信号521间存在一个相位差，则通过相位比较器611、电荷泵电路613及低通滤波器613来增加或减小控制信号522的DC电压。对应于DC电压的升高及降低，电压转换器515来改变VDD204的电势。并VDD204的电势变化时，由延迟电路614所产生的延迟也变化，从而使得由延迟电路614输出的被延迟的时钟信号521的相位更接近于原始时钟信号521的相位。重复上述操作直到在由延迟电路614输出的延迟时钟信号521与原始时钟信号521间无相位差为止。当不存在相位差时，即由延迟电路614产生的延迟等于时钟信号521的一个周期，则控制信号生成电路514可在稳定的状态下进行工作。