[发明专利]存储器单元的布局图

说明书

本发明涉及存储器单元的布局图。

先有例1

图8是用来实现图1和图2所示的存储器单元电路的先有存储器单元的布局图。在图8中，n1是第1NMOS晶体管，n2是第2NMOS晶体管，n3是第3NMOS晶体管，n4是第4NMOS晶体管，n5是第5NMOS晶体管，n6是第6NMOS晶体管，n7是第7NMOS晶体管，n8是第8NMOS晶体管，n9是第9NMOS晶体管，n10是第10NMOS晶体管，n11是第11NMOS晶体管，n12是第12NMOS晶体管，n13是第13NMOS晶体管，n14是第14NMOS晶体管，n15是第15NMOS晶体管，n16是第16NMOS晶体管，p1是第1PMOS晶体管，p2是第2PMOS晶体管，p3是第3PMOS晶体管，p4是第4PMOS晶体管，p5是第5PMOS晶体管，p6是第6PMOS晶体管，p7是第7PMOS晶体管，p8是第8PMOS晶体管，p9是第9PMOS晶体管，p10是第10PMOS晶体管，p11是第11PMOS晶体管，p12是第12PMOS晶体管，p13是第13PMOS晶体管，p14是第14PMOS晶体管，p15是第15PMOS晶体管，p16是第16PMOS晶体管。此外，Gn1～Gn16分别是第1～第16NMOS晶体管n1～n16的栅极，Sn1～Sn16分别是第1～第16NMOS晶体管n1～n16的源极区，Dn1～Dn16分别是第1～第16NMOS晶体管n1～n16的漏极区。此外，Gp1～Gp16分别是第1～第16PMOS晶体管p1～p16的栅极，Sp2、Sp3、Sp6、Sp8、Sp9、Sp10、Sp11、Sp14、Sp15、Sp16分别是第2、第3、第6、第8、第9、第10、第11、第14、第15、第16PMOS晶体管p2、p3、p6、p8、p9、p10、p11、p14、p15、p16的源极区，Dp2、Dp3、Dp6、Dp8、Dp9、Dp10、Dp11、Dp14、Dp15、Dp16分别是第2、第3、第6、第8、第9、第10、第11、第14、第15、第16PMOS晶体管p2、p3、p6、p8、p9、p10、p11、p14、p15、p16的漏极区。此外，W0BL是由第1层布线形成I写入位线，W0BLC是由第1层布线形成II写入位线，W0WL0是由第2层布线形成I写入字线，W0WL1是由第2层布线形成II写入字线，R1WL0是由第2层布线形成I读出字线，R1WL1是由第2层布线形成II读出字线，R1BL是由第1层布线形成的读出位线，VDD是由第1层布线形成的电源线，GND是由第1层布线形成的接地线。第1层布线敷设在NMOS晶体管和PMOS晶体管的上方，第2层布线敷设在第1层布线的上方。再有，在图6中，以实线表示第1层布线，以加了剖面线的粗线表示第2层布线。而且，以中间呈白色的四边形表示连接第1布线和栅极、源极区或漏极区的接触孔，以中间添加了×标记的四边形表示连接第1布线层和第2布线层的过孔。

这样，在图8所示的用来实现图1和图2所示的存储器单元电路的先有存储器单元的布局图中，当以晶体管阵列的方向作为行方向、与晶体管阵列相邻的方向作为列方向时，将NMOS晶体管和PMOS晶体管作为一组构成的基本单元在行方向配置2个、在列方向配置8个。此外，字线配置在行方向，位线配置在列方向。

先有例2