[发明专利]阻挡层及其制造方法

说明书

本发明涉及一种阻挡层(barrier layer)与其制造方法，特别是涉及一种可用于低介电系数介电层(10w-k dielectric)中，加强介电层窗(via)的附着力的阻挡层结构与制造方法。

一般来说，当集成电路的集成度增加，其所需的金属内连线(metalinterconnect)数目也会跟着增加。尤其是在深亚微米(deep sub-micron)的超大规模集成电路的制作工艺中，其对金属内连线的要求是，在非常小的接触面积下具有良好的导电性能。目前用于做内连线材料的多为铝，但是在集成度日益增加的情况下，由于铜具有低阻抗与高熔点的优点，便逐渐成为取代铝作为内连线的良好材料，但是其也有许多问题需要克服。

请参照图1，绘示出现有的一种在介质层窗中阻挡层结构的剖面示意图。其中，在半导体基底10上，已形成有传导层11，例如为金属线的结构。然后，在传导层11上形成介电层12，其材料例如为低介电系数的介电层。在介电层12中形成介质层窗(via)14的结构，介质层窗14中填有传导性好的传导材料，例如钨、铜或铝等。通常，在介质层窗14与传导层11之间，以及在介质层窗14与介电层12之间，还会形成有阻挡层13的结构，其目的是用以增加介质层窗14中传导材料的附着力，以及阻止传导材料的扩散。一般来说，阻挡层13常用的材料包括钛/氮化钛(Ti/TiN)、氮化钨(WN)、钽(Ta)或氮化钽(TaN)。

接着，请参照图2，其绘示出现有的一种在镶嵌工艺(Damascene process)中阻挡层结构的剖面示意图。其中，在半导体基底20上，已形成有传导层21，例如为第一金属线的结构。然后，在传导层21上形成介电层32，其材料例如为低介电系数的介电层。在介电层22中依次形成第二开口24与第一开口23。接着，在第一开口23与第二开口24中形成阻挡层25的结构。一般来说，阻挡层13常用的材料包括钛/氮化钛(Ti/TiN)、氮化钨(WN)、钽(Ta)或氮化钽(TaN)，其目的是用以增加后续沉积的传导材料的附着力，以及阻止传导材料的扩散。然后，沉积传导层26，例如传导性好的传导材料，例如钨、铜或铝等。接着，再进行化学机械研磨(CMP)，于是完成现有的镶嵌工艺。镶嵌工艺的优点在于可以一次同时形成介质层窗与第二层金属线的结构，例如在第一开口23中形成的为介质层窗结构，而在第二开口24中形成的为第二层金属线结构。

上述所形成的阻挡层，其具有许多缺点，如果在介质层窗中所填的传导材料为铜(其为未来应用的趋势)，而因为铜与介电材料间的扩散能力很强，现有的阻挡层材料已不能使用，无法具有良好的阻挡能力。此外，因为目前的介电层材料多为有机的低介电系数介电层，所以会使得现有的阻挡层材料与低介电系数介电层之间的附着力不好，其原因是低介电系数介电层的吸水性很强，特别是有机的低介电系数介电层(organic low-k dielectric)，其表面通常会附着一层水气，使得后续沉积的阻挡层材料与传导材料的附着力变差。

有鉴于此，本发明的主要目的在于提供一种阻挡层与其制造方法，可增强低介电系数介电层与阻挡层的附着力，以及增强阻挡层阻止传导材料扩散的能力。此外，更可以保护低介电系数介电层的表面，降低其吸水性的影响。

为了实现上述目的，本发明提出一种阻挡层，其包括：一半导体基底，其上已设有一传导层；一介电层，形成于传导层与半导体基底上，在介电层中有一开口，露出传导层，此介电层例如为具有低介电系数的有机介电层；一第一阻挡层，形成于上述开口中以及周缘，第一阻挡层中含有硅或掺杂的硅层(doped-Si)；以及一第二阻挡层，形成于第一阻挡层上，第二阻挡层例如为钛/氮化钛(Ti/TiN)、氮化钨(WN)、钽(Ta)或氮化钽(TaN)。

本发明另一方面提出一种阻挡层的制造方法，包括：首先，提供一半导体基底，在其上已形成有一传导层。然后，在传导层与半导体基底上形成介电层，例如为具有低介电系数的有机介电层，在介电层中形成一开口，使其露出传导层。接着，在上述开口中以及周缘形成第一阻挡层，第一阻挡层中含有硅或掺杂的硅层(doped-Si)，其形成方式可为等离子增强化学气相沉积法(PECVD)、低压化学气相沉积法(LPCVD)、电子束蒸镀法(e-beam evaporation)或溅射法(sputtering)。然后，在第一阻挡层上形成第二阻挡层，例如为钛/氮化钛(Ti/TiN)、氮化钨(WN)、钽(Ta)或氮化钽(TaN)。

为让本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举一优选实施例，并配合附图作详细说明。附图中：