[发明专利]半导体器件及其制造方法

说明书

本发明涉及到一种可用于半导体器件的技术，这种半导体器件的结构是其引线中的内引线被安置在包封于封装体中的半导体芯片的电路制作面上。

有一种封装带有一种LOC(芯片上引线)结构，这是一种表面安装型LSI封装件。此封装件的结构为，其引线中的内引线经由其上制作有多个半导体器件和键合焊盘的半导体芯片主表面上即电路制作面上的条形隔离膜来安置，且用金丝将半导体芯片上的内引线与键合焊盘电连接起来。此隔离膜具有叠层结构，借助于在由聚酰亚胺之类的抗热树脂制成的基膜的二面涂覆粘合剂而得到。在例如日本专利申请公开No.61-218139、61-236130之类中描述了这种带有LOC结构的封装。

另一方面，由于近年工程用工作站和个人计算机为了高速处理大量数据而要求大容量存储器(RAM)，故正在探讨对存储模块进行分层的技术。

作为一个特例，已知有一种层状存储模块，其中多个诸如TSOP(薄型小外廓封装)和TSOJ(薄型小外廓J形引线封装)的薄的LSI封装件被堆叠起来，且用焊接方法将上下封装件的外引线连接起来并固定于印刷线路板上。例如，在日本专利申请公开NO.5-175406中描述了一种技术，使中间部位的TSOJ外引线向上弯，且各外引线的一部分沿水平方向延伸，从而与上下封装件的引线重叠。

在带有LOC结构的常规封装件中，在半导体芯片与内引线之间插有一个厚度约为50μm的隔离膜，这是妨碍封装件厚度降低的原因之一。而且，在用常规LOC结构封装件来制造层状存储模块的情况下，此原因还妨碍了模块厚度的降低。

本发明人探讨了不采用隔离膜而使内引线与半导体芯片连结的技术。下面是一种不为人知的由本发明人探讨出的技术。其概况如下。

在用粘合剂将内引线连结到半导体芯片的电路制作面的情况下，若隔离条被粘合到引线框或半导体芯片，则需要一个连结工序。相反，在对内引线部件涂粘合剂的情况下，必须使粘合剂从分配器涂到多个内引线的每一个，使得涂粘合剂的工作花费时间。由于可操作性不好，在改进LOC结构半导体器件的制造效率方面就有问题。因而考虑不将粘合剂涂于所有的内引线而只涂于某些选定的内引线。此时，由于半导体芯片与引线框连结面积总体上减小了，在用树脂包封来制作封装体时，半导体芯片就偏离引线框。已探讨了一种连结方法，此法在不对所有内引线涂粘合剂的树脂包封时，可保持半导体芯片对引线框的连结强度。

在采用粘合剂将内引线连结到半导体芯片的电路制作面的情况下，估计比采用隔离条将内引线连结到电路制作面的情况，必须更多地考虑温度循环即热循环在粘合剂中所引起的各种因素。在采用隔离条的情况下，由于所有的内引线由整体连续的隔离条连结，故温度循环所造成的由内引线、半导体芯片和隔离条热膨胀与收缩的差值所引起的热变形能够被整体连续的隔离条吸收。相反，在采用热胀系数接近隔离条的粘合剂将内引线连结到半导体芯片的情况下，粘合剂以点状涂于各内引线，且所涂的粘合剂分隔开各自无关。因而可认为不能像隔离条那样吸收热变形。当无法吸收热变形时，应力就集中到连结部件上并出现部件断开的问题，以致无法改进半导体器件的使用寿命。

在半导体芯片的主平面即电路制作面上，在于硅片上制作半导体集成电路之后，为了保护电路免受诸如发射到电路的α射线之类的辐照而涂制一个由树脂构成的表面保护层。换言之，用由树脂构成的表面保护层将键合焊盘以外的电路制作面覆盖起来。在将电路制作面连结于内引线的情况下，若用涂于半导体芯片外边缘附近的粘合剂将半导体芯片连结于内引线，则可认为由树脂构成的表面保护层被热变形的粘合剂和内引线从外边缘剥离或卷绕。当保护层从边缘部被剥离时，可设想在树脂构成的封装体中沿内引线就出现破裂，即出现所谓树脂破裂的麻烦。

在用隔离条连结内引线与电路制作面的情况下，隔离条的厚度约为50μm。相反，在用粘合剂直接将内引线连结到电路制作面的情况下，粘合剂的厚度可压缩到约为10μm。虽然可认为能减小LSI封装件的厚度是一个优点，但也可认为由于内引线靠近半导体芯片电路制作面而引起了问题。半导体芯片的制造方法是制作一个半导体晶片之后，在划片工序中沿划痕线切割半导体晶片。由于用在评估图形中的伪元件(dummy element)和金属布线被制作在划痕线中，故在各半导体芯片衬底的周围保留了一组由诸如铝之类的金属构成的电路布线残留物。由于半导体芯片外围中的这种残留物高出电路制作面约10μm，故若出现这种残留物，则这些残留物可能与内引线相接触，使残留物与内引线短路。