[发明专利]在低电源电压下高速动作的静态型半导体存储装置

权利要求书

1、一种半导体存储装置，具备：排列成矩阵形的多个存储单元；多条字线，对应于上述各行配置，每一字线连接对应行的存储单元；多对位线，对应于上述各列配置，每对位线连接对应列的存储单元；对应于各位线设置的，各被连接在对应的位线和电源节点之间的多个位线负载元件，每一位线负载元件具有：相互并列地连接在对应的位线和电源节点之间的第1导电类型的绝缘栅场效应晶体管和第2导电类型的绝缘栅场效应晶体管；响应数据写入指示信号和字线激活指示信号，调整上述多个位线负载元件的各对应的位线的负载的控制电路，该控制电路包含：在数据写入指示信号以及上述字线激活信号的激活时将上述第1以及第2导电类型的绝缘栅型晶体管设定在截止状态，并且响应上述字线激活信号的激活将上述第1导电类型绝缘栅型电场效果晶体管设置成截止状态的装置；读出电路，用于在数据读出模式时读出被地址指定后的存储单元的数据。

2、如权利要求1所述的半导体存储装置，具备：位线补偿元件，对应于上述多个位线对的各对，设置用于响应上述字线激活信号的非激活来补偿对应的位线对的电位。

3、如权利要求1所述的半导体存储装置，其中，上述读出电路具备：内部读出数据线对，传输上述被地址指定的存储单元的数据；总线补偿元件，响应上述字线激活信号的非激活来补偿上述内部读出数据线对的电位。

4、如权利要求1所述的半导体存储装置，其中，上述读出电路具备：内部读出数据线对，传输上述被地址指定的存储单元的数据；预充电元件，响应上述字线激活信号的非激活将上述内部读出数据线对预充电到规定电位电平。

5、如权利要求1所述的半导体存储装置，其中，上述读出电路具备：内部读数据线对，在数据读出时传输被地址指定的存储单元的数据；交叉耦合型读出放大器，与上述内部读数据线对耦合，响应读出放大器激活信号，差动放大上述内部读数据线对并在该输出节点上生成互补信号，该交叉耦合型读出放大器具备一对被交叉耦合的上述第1导电类型的绝缘栅场效应晶体管。

6、如权利要求5所述的半导体存储装置，其中：上述交叉耦合型读出放大器具备：比较级，比较上述内部读数据线对的电位；被交叉耦合的绝缘栅场效应晶体管对，被耦合在上述电源节点和上述比较级之间，将上述比较级的输出放大并输出到一对输出节点；拉起元件，将上述输出节点对的电位拉起至上述电源节点的电压电平。

7、如权利要求5所述的半导体存储装置，其中，上述交叉耦合型读出放大器还包含：响应上述读出放大器激活信号的非激活，将上述交叉耦合型读出放大器的输出节点对驱动到上述电源节点的电压电平的驱动元件。

8、如权利要求5所述的半导体存储装置，其中，上述交叉耦合型读出放大器还包含：响应上述读出放大器激活信号的激活，在规定期间将上述交叉耦合型读出放大器的输出节点对电短路的读出补偿元件。

9、如权利要求5所述的半导体存储装置，其中，上述读出电路还具备：1对电流镜型差动放大器，对应于上述交叉耦合型读出放大器的输出节点对设置，差动地放大上述输出节点对的电位，该电流镜型差动放大器对，响应上述读出放大器激活信号的激活相互互补地差动放大上述交叉耦合型读出放大器的输出节点对的电位。

10、如权利要求9所述的半导体存储装置，其中，上述读出电路还具备：输出预充电元件，其响应上述读出放大器激活信号的非激活，将上述电流镜型放大器对的各电流镜型差动放大器的输出节点预充电至与上述电源节点的电压电平不同的电压电平。

11、如权利要求9所述的半导体存储装置，其中，上述读出电路还包含：响应上述读出放大器激活信号的激活，在规定期间补偿上述电流镜型差动放大器对的输出节点的电位的元件。

12、如权利要求1所述的半导体存储装置，各上述位线负载元件的第2导电类型的场效应晶体管的电流驱动能力，比上述第1导电类型的场效应晶体管的电流驱动能力还小。

13、如权利要求1所述的半导体存储装置，各上述存储单元是包含被交叉耦合的晶体管对作为存储元件的静态型存储单元。

14、如权利要求11所述的半导体存储装置，上述补偿元件具备CMOS传输门，其响应上述读出放大器激活信号的激活，在规定期间变为导通状态。

15、如权利要求8所述的半导体存储装置，上述读出补偿元件，具备上述第2导电类型的绝缘栅场效应晶体管。