[发明专利]具有使电特性发生变化的电路的半导体存储器

权利要求书

1．一种能够通过熔断第1熔丝进行冗余性置换和内部电源电位的调整的半导体存储器，其特征在于，具有：

外部连接端子(DQi,Ai)；

传送从上述连接端子接受的信号或向上述外部连接端子传送信号的第1信号线(32,33)；和

根据上述第1熔丝熔断的正常与否，使上述第1信号线的电特性发生变化的装置(52,53,54,55,58,59)。

2．权利要求1记述的半导体存储器，其特征在于：

上述使电特性变化的装置(52,53,58,59)具有与上述第1熔丝相同的第2熔丝(F2,F3,F7,F8)；

将上述第2熔丝设置在上述第1信号线(32)和电源电位之间。

3．权利要求1记述的半导体存储器，其特征在于：

上述使电特性变化的装置(54,55)具有：

连接上述外部连接端子和上述第1信号线的第2信号线(34)；

连接在上述第2信号线和第1信号线之间、根据上述第2信号线的电位流过不同的消耗电流的装置(11,12,13,14)；

一个端子连接到接地电位的电阻(R1,R2)；和

设置在上述电阻和上述第2信号线之间的与上述第1熔丝相同的第3熔丝(F4,F5)。

4．权利要求2记述的半导体存储器，其特征在于，还具有：

将上述第1信号线和上述第2熔丝置为连接或非连接状态的第1开关装置(NT2,NT3)。

5．权利要求2记述的半导体存储器，其特征在于，还具有：

响应从外部接受的地址信号，生成测试信号的测试信号生成装置(7)；和

响应上述测试信号以及从外部接受的控制信号，把上述第1信号线和上述第2熔丝置为连接或非连接状态的第2开关装置(NT6,NT7)。

6．权利要求2记述的半导体存储器，其特征在于：

上述外部连接端子是数据输入输出端子(DQi)。

7．权利要求2记述的半导体存储器，其特征在于：

上述外部连接端子是在I/O简并模式下不使用的数据输入输出端子(DQ1)。

8．权利要求3记述的半导体存储器，其特征在于，还具有：

响应从外部接受的控制信号把上述第2信号线和上述第3熔丝置为连接或非连接状态的第3开关装置(NT4)。

9．权利要求3记述的半导体存储器，其特征在于，还具有：

响应从外部接受的地址信号，生成测试信号的测试信号生成装置(7)；和

响应上述测试信号以及从外部接受的控制信号，把上述第2信号线和上述第3熔丝置为连接或非连接状态的第4开关装置(NT4)。

10．权利要求3记述的半导体存储器，其特征在于：

根据上述第2信号线的电位流过不同消耗电流的装置是多个反相电路(11,12,13,14)。

11．一种能够通过熔断第1熔丝进行冗余性置换和内部电源电位的调整的半导体存储器，其特征在于，具有：

产生用于将从存储阵列读出的信号输出到外部的输出控制信号的输出控制信号发生装置(21)；

传送上述输出控制信号的第1信号线(31)；和

根据上述第1熔丝的熔断正常与否，使得上述第1信号线的电特性发生变化的装置(51,57,60)。

12．权利要求11记述的半导体存储器，其特征在于：

上述使电特性变化的装置具有与上述第1熔丝相同的第2熔丝(F1,F6,F9)，

将上述第2熔丝设置在上述第1信号线(31)和电源电位之间。

13．权利要求12记述的半导储存储器，其特征在于，还具有：

响应从外部接受的控制信号把上述第1信号线和上述第2熔丝置为连接或非连接状态的第1开关装置(NT1)。

14．权利要求12记述的半导体存储器，其特征在于，还具有：

响应从外部接受的地址信号，生成测试信号的测试信号生成装置；和

响应上述测试信号以及从外部接受的控制信号，把上述第1信号线和上述第2熔丝置为连接或非连接状态的第2开关装置(NT5)。

15．权利要求12记述的半导体存储器，其特征在于，还具有

响应从外部接受的控制信号，仅在需要熔断第1熔丝时把上述第1信号线和上述第2熔丝置为连接或非连接状态的第3开关装置(NT8)。