[发明专利]集成电路的制造方法

说明书

本发明涉及集成电路元件的制造，更具体地说，涉及一种当制造集成电路时，可用来减少旋涂玻璃上特别沿着晶圆边缘部位的介电层发生掀起和皲裂现象的方法。

一般说来，在沉积四乙基硅酸盐(TEOS)之类的介电层之前，都会利用旋涂玻璃(SOG)层将底下的膜层予以平坦化。然后再制作穿透TEOS和SOG膜层的通孔，以便接触到底下的导电层。当进行蚀刻时，固定晶圆的夹持环会在类似图1A中晶圆5的边缘部位形成皲裂的现象(以编号62代表)。这些皲裂会造成SOG和TEOS膜层掀起，并产生一些微粒。到了进行SOG回蚀刻制作工艺时，沿着夹持头特别容易堆积CHF高分子，当接着进行TEOS沉积时，堆积高分子的地方就会形成针孔，使SOG/TEOS的界面上形成了富含碳成份的C_XH_X氧化层。C_XH_X的蚀刻率很高，所以当进行蚀刻通孔的湿式化学蚀刻时，化学蚀刻剂会穿透针孔，甚至渗到富含碳的氧化层来。结果这层氧化层会被蚀去，使化学蚀刻剂残留在SOG/TEOS的界面上。等到进行金属的高温溅射以填满通孔时，这些化学蚀刻剂会变成蒸汽，甚至将TEOS膜掀起。而原本已经产生皲裂62的晶圆部位，当进行导电层的溅射时，又要再一次加以夹持，很可能就因此破裂，正如图1B中编号63所指部位，至于微粒65则散布在整个晶圆表面。

Yen在第5,003,062号美国专利中指出，利用数层SOG形成旋涂玻璃的叠层结构，并在每一次的沉积之后都加以烘烤，利用真空抽去气体，就可以避免SOG膜层逸出气体或皲裂。Lin等人的第5,334,554号美国专利也指出，利用氮气等离子来处理旋涂玻璃底下的氧化硅层，可以避免SOG与其他介电层之间堆积一些正电荷。Ouellet在第5,270,267号美国专利中则指出，利用等离子在SOG膜层中产生一个电场，使SOG层固化，这样所形成的膜层不论在湿度很高的空气中或在水中都非常稳定。

因此，本发明的主要目的是提出一种工艺方法，当制造集成电路时可以减少介电层掀起和皲裂的现象。

本发明的另一个目的是提出一种工艺方法，当制造集成电路时可以避免旋涂玻璃上方的介电层发生掀起和皲裂的现象。

为实现上述目的，本发明提出一种方法，可在制造集成电路元件时，形成不会掀起也不致皲裂的层间介电层。首先预备一面半导体基板，上面已有半导体元件结构。在此半导体元件结构上形成一层绝缘层，在绝缘层上再形成第一导电层，这层导电层延伸穿过绝缘层而与半导体元件结构接触。在第一导电层上再沉积第一介电层，并在第一介电层上涂布一层旋涂玻璃层后，接着进行回蚀刻，使一些高分子堆积在旋涂玻璃的表面。接着利用氧等离子处理旋涂玻璃层，中和了高分子的堆积物，避免旋涂玻璃层皲裂或掀起。然后在旋涂玻璃层上沉积一层TEOS，完成了层间介电层。对此层间介电层进行蚀刻，形成通往第一导电层的通孔。最后沉积第二导电层，填入通孔，并进行构图后，就完成了集成电路元件的制造。

下面结合附图来描述本发明的优选实施例。附图中：

图1A和图1B是晶圆的上视图，说明现有技术中皲裂和微粒的问题；

图2至图6的横剖面图说明了本发明的具体实施例；

图7是一个TEOS沉积的横剖面示意图；

图8至图11的横剖面图说明了本发明的具体实施例。

现在请特别参考图2。在半导体基板10上，有源区都以场氧化物区12彼此隔开，而半导体元件结构就形成在这些有源区内，这些结构可以包括多晶硅栅极14和源极、漏极区16。

在半导体元件结构上沉积一层氧化层18，可以是TEOS和氧，厚约800至3000埃。

图3中，氧化层18上形成了一层绝缘层20，可以是低压化学气相沉积法(LPCVD)所沉积的氧化层，也可以是硼磷硅酸盐玻璃(BPSG)或其它类似材料。在绝缘层20上再沉积一层覆盖层22，所用材料可以是氧化硅。

到了图4，介电层22、20、18中已经制作了通孔，可以通往底下的区域，如图中的例子，是通往源极/漏极区16。接着沉积一层铝金属或铝合金之类的导电层26，填入通孔内，进行构图后就形成第一导电层。

现在要形成层间介电层，先如图5所示，在基板的表面上形成一层氧化层28，可以利用等离子增强化学气相沉积法，以硅烷氧化物作成。