[发明专利]形成多个不同深度接触窗的方法

说明书

本发明涉及一种形成多个不同深度接触窗的方法，特别涉及一种在大型半导体元件中形成多个不同深度接触窗的方法。

随着超大型集成电路(Ultra Large Scale Integrated：ULSI)的随机存取存储器(Dynamic Random Access Memory：DRAM)技术的进步，存储单元(memorycell)的尺寸越来越小，而其可用的面积也越来越小。一个DRAM单元的制作过程包含了形成一晶体管、一电容器以及接触周边电路的接触窗(contact)。所以如何将DRAM存储单元中的元件面积缩小，便成为半导体设计者所面临最重要的课题。因为层叠式电容器(stacked capacitor)所占的面积相当小，所以层叠式电容器经常被使用在DRAM存储单元中。

除此之外，因为大型半导体元件中的层叠式电容器的台阶高度(stepheight)太大，所以周边电路的多个不同深度接触窗经常使用在半导体元件中。也因此，随着半导体元件工艺的进行，就必须要使用自对准接触窗(selfalign contact)工艺。当不需要使用自对准接触窗工艺时，可以用原硅酸四乙酯(Tetra Ethyl Ortho Silicate：TEOS)所形成的的氧化层来形成栅极侧垫(spacer)以及栅极顶层(cap)。

如图1所示，多个不同深度接触窗将被形成在所述的半导体元件中。

其中硅衬底(substrate)9被提供，以用来形成所述的半导体元件，而多晶硅平板10连接到半导体元件的电容器11中，位线(bit line)13包含一第一硅化钨层13a以及一第一多晶硅层13b。字线17包含一二氧化硅顶层17a、一二氧化硅侧垫17b、一第二硅化钨层17c以及一第二多晶硅层17d。位线13以及字线17是用来对该半导体元件作定址之用。而多个不同深度接触窗18借助所形成的光刻胶层20做为掩模，穿透BPSG层19而形成。因为所述的半导体元件的集成度并不高，因此并不需要使用自对准接触窗以及抗反射层。所以多个不同深度接触窗可以使用含氟的气体例如CCl₂F₂或是CF₄而形成。

当要制作大尺寸的半导体元件时，必须要使用抗反射层以增加元件密度并改善光刻胶的近似效应(proximity effect)的影响。无机抗反射层经常是由氮化硅(Si₃N₄)或是氮氧化硅(SiON)所组成。而自对准接触窗是用来在形成大尺寸的半导体元件时，增进临界长度(critical dimension)的控制，所以要用氮化硅(Si₃N₄)来形成栅极顶层与栅极侧垫。

大型半导体元件的剖面图显示在图2中，硅衬底29用于提供来形成所述大型半导体元件，多晶硅平板30连接到该大型半导体元件的电容31，并且位线33包含一第一硅化钨层33a、一第一多晶硅层33b以及一氮氧化硅层33c。位于第一硅化钨层33a表面的氮氧化硅层33c是一个抗反射层。而位线37包含一氮化硅顶层37a、一氮化硅侧垫37b、一第二硅化钨层37c以及一第二多晶硅层37d。位线33以及字线37是用来作为将该大型半导体元件定位址之用。接着为了要形成多个不同深度接触窗，于BPSG层39上形成光刻胶层38。

当传统的含氟气体被用来形成多个不同深度接触窗时，很容易就会在氮化硅顶层37a或是在氮氧化硅层33c上产生蚀刻停止或是再度产生聚合物。除此之外，平板多晶硅层30以及硅衬底29表面上可能会产生严重的多晶硅流失。如图3所示，多个不同深度接触窗40形成在BPSG层39中。但是由上述的原因中，可以知道当蚀刻氮化硅顶层37a以及氮氧化硅层33c时，就可能会产生所述的蚀刻停止或是聚合物再产生的现象，所以会导致无法暴露第一硅化钨层33a以及第二硅化钨层37c。

甚至，如果用传统的含氟气体将第一硅化钨层33a以及第二硅化钨层37c暴露出来，藉以形成多个不同深度接触窗时，也很容易对平板多晶硅层39以及硅衬底29过度蚀刻。经过上述蚀刻步骤所处理的晶片的剖面图显示在图3中，并且其中的半导体元件已经损坏，因为其电路不是已经断路，就是已经短路。

因为要以传统的蚀刻剂形成不同深度的多层接触窗非常不容易，而所制造出来的半导体元件的成品率也非常低。所以随着半导体元件的集成度越来越增加，多个不同深度接触窗越来越显得重要，并且其蚀刻步骤也越来越显出其重要地位。