[发明专利]封装的集成电路器件

说明书

本发明涉及封装的集成电路器件，特别涉及具有与集成电路芯片相同尺寸的半导体封装，例如芯片尺寸封装，微球栅阵列封装等。

芯片尺寸封装或微球栅阵列封装一般表示完成的封装在尺寸上与集成电路芯片相同，或者比集成电路芯片大1mm不到1mm。

具有LOC(芯片上的引线)型的芯片尺寸封装的典型结构如图1所示。参照图1，芯片尺寸封装包括集成电路芯片1和固定到集成电路芯片1的表面上并延伸到芯片1的外面的多根引线3。集成电路芯片1和引线3通过键合线4彼此电连接。集成电路芯片1的有源区和键合线4用模制化合物5密封。

在这种芯片尺寸封装中，在模制过程中集成电路芯片1和引线3之间会存在空隙，而且在模制过程中有些引线可能变形。并且，在芯片尺寸封装中，在修齐过程中，引线附近可能产生封装破碎或龟裂。另外，芯片尺寸封装其厚度需要进一步减小。

而且，在制造上述芯片尺寸封装时，使用了向下设置的引线，因而降低了工作效率。

同时，图2表示微球栅阵列封装的典型结构。参照图2，微球栅阵列封装包括集成电路芯片11和固定到芯片11的表面上的合成橡胶可塑层12。在芯片11的表面上具有形成在其上的有源区，并沿着边缘形成多个键合焊盘11a。可塑层12具有形成在与固定在集成电路芯片11上的表面相对的表面上的电路图形12a。电路图形12a具有多个外部连接焊盘12b。在连接焊盘12a上，分别固定焊球14，其作用是用于电连接外部器件，例如印刷电路板。键合焊盘11a通过TAB引线13与电路图形12a电连接。

但是，图2中所示的微球栅阵列封装具有局限性，即：为了在设计芯片时使芯片的键合焊盘设置在芯片的边缘上，在芯片的电路上必须制成特殊的金属线。这样的电路设计导致芯片尺寸的增加，而且由于电路的多条延伸部分，可能导致芯片特性改变。另外，在制造图2所示的封装时，需要特殊专用的设备而且成本高。

因此，本发明的一个目的是提供基本上不会存在空隙和变形的引线的芯片尺寸封装。

本发明的另一目的是提供没有封装破碎和龟裂的芯片尺寸封装。

本发明的又一目的是提供具有薄厚度的芯片尺寸封装。

本发明的又一目的是提供制造的具有改进了的工作效率的芯片尺寸封装。

本发明又一目的是提供能够不管键合焊盘的位置而使集成电路芯片被封装的微球栅阵列封装。

本发明另外的目的是提供能够在不需要特殊专用设备而减少成本的情况下制造的微球栅阵列封装。

根据本发明，所提供的封装的集成电路器件包括：具有其上形成有信号图形和电接触的第一表面和与第一表面相对的第二表面的衬底，衬底具有至少一个贯通狭缝(through-slot)；具有其上形成有有源区和键合焊盘的第一表面和与第一表面相反并暴露于封装外部的第二表面的集成电路芯片，该芯片在第一部分固定到衬底的第二表面上，并且键合焊盘通过贯通狭缝暴露于第一表面的外部；通过贯通狭缝把衬底的信号图形电连接到键合焊盘上的键合线；以及围绕芯片的有源区和键合线的密封材料。

参照附图，通过对本发明的优选实施例的详细说明，将更有利于理解本发明上述和其它的目的、方案和优点，其中：

图1是表示现有技术中的芯片尺寸封装的典型结构的截面图；

图2是表示现有技术中的微球栅阵列封装的典型结构的截面图；

图3是表示根据本发明的第一实施例的芯片尺寸封装的截面图；

图4是图3封装的仰视图，表示其上没有形成阻焊剂和焊球的衬底第一表面；以及

图5是表示根据本发明第二实施例的微球栅阵列封装的截面图。

图3是表示根据本发明的第一实施例的芯片尺寸封装的截面图。参照图3，芯片尺寸封装包括条型或矩阵型叠层衬底101，衬底101具有其上形成有信号图形的第一表面101a，和与第一表面101a相对的第二表面101b。衬底101在其中部具有贯通狭缝103，并由两层组成。但是应该明白，虽然图3中所示衬底101是由两层组成，但是衬底可以是单层制成或三层或更多的层制成的。在衬底101的第一表面101a上形成信号图形。如图4所示，图4表示其上没有形成阻焊剂和焊球的衬底101的第一表面101a，信号图形包括线键合部分105、焊球固定部分107和电路线部分109。