[发明专利]半导体器件及其制造方法

说明书

本发明涉及一种半导体器件及其制造方法，特别是，本发明旨在解决形成在绝缘表面上的薄膜型绝缘栅场效应晶体管，该绝缘表面既可以是如玻璃的绝缘衬底的表面，也可以是如形成在硅圆片上的氧化硅的绝缘薄膜。具体地说，本发明可用于制造在玻璃衬底上形成的TFT(薄膜晶体管)，该玻璃的转变温度(也称为畸变点或畸变温度)为750℃或更低。

这种根据本发明制造的半导体器件可用于有源阵列器件，例如液晶显示或图象传感器的驱动电路，或用于三维集成电路。

众所周知，TFT用以驱动有源阵列型液晶器件或图象传感器。具体地说，不用具有非晶硅的作为其有源层的非晶TFT，而用已研制出的结晶Si TFT以获得较高的场迁移率。图6A-6F是横截面图，说明按先有技术的TFT的制造方法。

参看图6A，在衬底601上形成结晶硅的基底602和有源层603。并在该有源层上用氧化硅或其他同类物形成绝缘膜604。

然后由掺磷多晶硅、钽、钛、铝等形成栅电极605。用此栅电极作为掩模，通过适宜的方法，例如自对准方法中的离子注入将杂质元素掺入该有源层603，从而形成含有浓度比较低的该杂质、因而具有比较高的电阻率的杂质区606和607。此后本发明将这些区域606和607称为高电阻率区(HRD：高电阻率漏极)。位于不掺以杂质的栅电极之下的有源层区域是为沟道区。此后，用激光或例如闪光灯的热源将掺杂杂质激活。(图6B)

参看图6C，用等离子体CVD或APCVD(大气压CVD)形成氧化硅的绝缘膜608，继而进行各向异性腐蚀，在栅电极的侧表面毗连处留下绝缘材料609，如图6D所示。

然后用栅电极605和绝缘材料609作为掩模，用离子注入法或类似方法，以自对准方式再将杂质元素加入到一部分的有源层603中，形成一对杂质区610和611，其含有的杂质元素的浓度较高，并具有较低的电阻率。之后，再用激光或闪光灯(图6E)将杂质激活。

最后，在整个表面上形成层间绝缘体612，其中在源区和漏区610和611上形成接触孔。然后通过接触孔形成电极/布线613和614，和源区和漏区接触。(图6F)

上述制造过程是照抄常规半导体集成电路的老的LDD技术得到的，这种方法对于在玻璃衬底上的薄膜制造过程有一些缺点，讨论如下：

首先，需要用激光或闪光灯将加入的杂质元素激活二次。因此，生产率低。在常规半导体电路的情况下，可在杂质引进全部完成后用一次加热退火来激活杂质。

但在玻璃衬底上形成TFT的情况下，加热退火的高温，容易损伤玻璃衬底。因此需要使用激光退火或闪光灯退火。但这种退火对有源层的影响是有选择的。例如在绝缘材料609下面的有源层部分就未受到退火作用。于是，每次完成掺杂后应进行退火的步骤。

还有，形成绝缘材料609也是困难的。一般说来，绝缘膜厚0.5-2μm，而衬底上的基底膜602厚1000-3000。因此，存在着这样的危险，即在刻蚀绝缘膜608时，会无意地刻蚀基底膜602而使衬底需出。因为TFT的衬底含有许多对硅半导体有害的元素，故不能提高质量。

此外，也很难精确地控制绝缘材料609的厚度。各向异性刻蚀是由例如反应离子刻蚀(RIE)这样一种等离子体干式刻蚀完成的。然而由于使用了具有绝缘表面的衬底(这和半导体集成电路中的硅衬底不同)，因而难以精确控制等离子体，故绝缘材料609的形成是困难的。

因上述HRD必须做得尽可能薄，精确控制绝缘材料制造既有上述困难，也就难以批量生产质量均匀的TFT。而且需要二次进行离子掺杂，使生产过程变得复杂。

本发明的一个目的是要解决上述问题，并用简化的生产过程提供高电阻率区(HRD)的TFT_b此处HRD不仅包括含有浓度较低和电阻率较高的杂质区，也包含电阻率较低的区域，这是因为，虽然掺杂的杂质浓度较高，但添加的元素可用以防止激活掺杂的杂质。作为这种元素的例子为碳、氧和氮。

根据本发明，栅电极的表面被氧化，且此氧化物层用以确定高电阻率区。该氧化物层由阳极氧化而成。和上述各向异性刻蚀比较起来，使用阳极氧化以形成氧化层有其优点，因为阳极氧化物层的厚度可以精确控制，而且可以形成薄至1000或更薄、厚至5000或更厚的均匀性极为优越的阳极氧化物层。