[发明专利]半导体存储器

权利要求书

1.一个半导体存储器，包括：

第一和第二位线；

多个在所述第一和第二位线间连接的存储单元；

多对分别与相应所述多个存储单元连接的读取地址端，每对读取地址端分别提供第一和第二读取地址信号给每个相应的存储单元，所述第一读取地址信号通过所述第一位线将所述相应的存储单元的读取使能，并且所述第二读取地址信号通过所述第二位线将所述相应的存储单元的读取使能；

一个输出端；以及

一个与所述第一和第二位线及所述输出端连接的选择器开关，这个选择器用来响应控制输入，选择性地将所述输出端与所述第一和第二位线的相应一条连接，由此所述第一和第二地址信号将所述存储单元的读取使能。

2.权利要求1中的半导体存储器，还包括在通过所述第一位线进行第一读取动作期间将所述第二位线保持为高电平的高电势提供电路，其中，第一读取动作是在预冲动作和通过所述第二位线进行的第二读取动作之间进行的。

3.权利要求2中的半导体存储器，其中所述第二位线是一条反相位线。

4.权利要求2中的半导体存储器，其中所述高电势提供电路包括一个输入与所述选择器控制输入连接的反相器和一个提供所述高电势并且栅极与所述反相器输出连接的晶体管。

5.权利要求1中的半导体存储器，还包括在通过所述第一位线进行第一读取动作期间将所述第二位线保持为高电平的第一高电势提供电路，以及通过所述第二位线进行第二读取动作期间将所述第一位线保持为高电平的第二高电势提供电路。

6.权利要求5中的半导体存储器，其中所述第一高电势提供电路包括一个输入与所述选择器控制输入连接的反相器，一个提供所述高电势给所述第二位线并且第一栅极与所述反相器输出连接的第一晶体管，所述第二高电势提供电路包括一个提供所述高电势给所述第一位线并且第二栅极与所述选择器控制输入连接的第二晶体管。

7.权利要求1中的半导体存储器，还包括一个在通过所述第一和第二位线进行连续读取动作之前对第一和第二位线进行预冲的预冲电路。

8.权利要求7中的半导体存储器，其中所述预冲电路包括一对均有一个栅，一个源和一个漏的晶体管，并且所述栅接收预冲控制信号，所述源接收电源电压，各个所述漏与所述第一和第二位线连接。

9.权利要求1中的半导体存储器，其中每个所述存储单元包括至少一个触发器电路。

10.权利要求1中的半导体存储器，其中所述选择器是包括一个与门，一个异或门和一个或门的逻辑电路。

11.一个半导体存储器，包括：

第一和第二位线；

多个在所述第一和第二位线间连接的存储单元；

多对分别与相应所述多个存储单元连接的读取地址端，每对读取地址端分别提供第一和第二读/写地址信号给每个相应的存储单元，所述第一读/写地址信号通过所述第一位线将所述相应的存储单元的读取使能，并且所述第二读/写地址信号通过所述第二位线将所述相应的存储单元的读取使能；

一个输入端；

一个与所述第一和第二位线及所述输入端连接的写控制电路，它选择性地将所述输入端与所述第一和第二位线相应一条连接，由此所述第一和第二地址信号将所述存储单元的读取使能。

一个输出端；以及

一个与所述第一和第二位线及所述输出端连接的选择器开关，这个选择器用来响应控制输入，选择性地将所述输出端与所述第一和第二位线的相应一条连接，由此所述第一和第二地址信号将所述存储单元的读取使能。

12.权利要求11中的半导体存储器，还包括在通过所述第一位线进行第一读取动作期间将所述第二位线保持为高电平的高电势提供电路，其中，第一读取动作是在预冲动作和通过所述第二位线进行的第二读取动作之间进行的。

13.权利要求12中的半导体存储器，其中所述第二位线是一条反相位线。

14.权利要求12中的半导体存储器，其中所述高电势提供电路包括一个输入与所述选择器控制输入连接的反相器和一个提供所述高电势并且栅极与所述反相器输出连接的晶体管。