[发明专利]具有可变输出阻抗的输出缓冲电路

权利要求书

1．一种输出缓冲电路，其包括阻抗控制端；连接于所述阻抗控制端与电源线之间的上拉部分，用以控制所述阻抗控制端的电位；比较器，用以将所述阻抗控制端的电位与一个基准电位进行比较，以便输出比较结果信号；阻抗控制部分，用以接收所述比较结果信号，以便根据所述阻抗控制端的电位输出模拟控制信号；输出部分，其连接于所述电源线与一个输出端之间，用以接收输入数据信号，以便将所述输出端耦合到所述电源线上，由此根据所述输入数据信号输出一个输出数据信号，其特征在于所述模拟控制信号可控制所述上拉部分和所述输出部分两者的导通电阻。

2．按照权利要求1所述的输出缓冲电路，其中所述基准电位是所述电源线电位的一半。

3．按照权利要求1所述的输出缓冲电路，其中所述阻抗控制部分包括UP/DOWN计数器，用以根据比较结果信号对计数时钟信号的时钟脉冲进行计数，和D/A转换器，用以对由所述UP/DOWN计数器的计数进行变换。

4．按照权利要求3所述的输出缓冲电路，其中当所述阻抗控制端的电位低于所述基准电位时，所述UP/DOWN计数器对所述计数时钟信号的时钟脉冲进行上行计数，并且当所述阻抗控制端的电位高于所述基准电位时，所述UP/DOWN计数器对所述计数时钟信号的时钟脉冲进行下行计数。

5．按照权利要求1所述的输出缓冲电路，其进一步包括外部电阻，其连接于所述阻抗控制端与第二电源线之间。

6．按照权利要求1所述的输出缓冲电路，其中所述上拉部分包括串联连接的第一和第二晶体管，所述第一晶体管的栅极与其漏极连接，用以实现有源电阻，所述第二晶体管的栅极用以接收所述模拟控制信号。

7．按照权利要求6所述的输出缓冲电路，其中所述输出部分包括串联连接的第三和第四晶体管，所述第三晶体管的栅极用以接收所述输入数据信号，所述第四晶体管的栅极用以接收模拟控制信号。

8．按照权利要求7所述的输出缓冲电路，其中所述第一至第四晶体管具有各个栅极宽度为W1,W2,W3,W4，其具有W2∶W1=W4∶W3的关系。