[发明专利]半导体集成电路器件

权利要求书

1．一种半导体集成电路器件，包括：对应于根据逻辑规范将采用的I／O单元的第一键合焊盘，每个第一键合焊盘由多个导体层构成；及对应于根据逻辑规范将不被采用的I／O单元的第二键合焊盘，每个第二键合焊盘由包括与多个导体层中最上层布线相同的导体层的至少一层导体层构成，且导体层数小于构成各所述第一键合焊盘的所述多个导体层的数目。

2．如权利要求1的半导体集成电路器件，其中逻辑集成电路中至少电源电压输入单元和与之对应的键合焊盘通过多个布线层电连接。

3．如权利要求1的半导体集成电路器件，其中输入保护电路形成于将采用的每个I／O单元的前一级，而不形成于将不被采用的I／O单元的前一级。

4．如权利要求1的半导体集成电路器件，其中各第二所说键合焊盘只由作为所说最上层布线的所述同一导体层构成。

5．如权利要求1的半导体集成电路器件，其中布设三层布线，每个第二所说键合焊盘只由与三个布线层中的第三布线层相同的导体层构成，每个第一所说键合焊盘由这三层导体层构成。

6．如权利要求1的半导体集成电路器件，包括栅阵列和具有一栅阵列的微型计算机二者的任何一个。

7．一种封装，其中，如权利要求1的半导体集成电路器件和引线通过金属丝电连接，并被包封，其中各金属丝与包括第二所说键合焊盘的所有所说键合焊盘相连。

8．一种封装，其中，如权利要求1的半导体集成电路器件和引线通过突点电极电连接，并被包封，其中各引线与包括第二所说键合焊盘的所有所说键合焊盘相连。

9．如权利要求1的半导体集成电路器件，其中介于第二所说键合焊盘和半导体衬底间的绝缘膜的厚度大于介于所说第一键合焊盘和半导体衬底间的绝缘膜的厚度。

10．一种半导体集成电路器件，包括：

形成于半导体衬底主表面上的绝缘膜；

覆盖于所说绝缘膜上的第一键合焊盘，它们分别对应于将不被采用的各输入／输出单元；及

覆盖于所说绝缘膜上的第二键合焊盘，它们分别对应于除将不被采用的各输入／输出单元之外的输入／输出单元；

主表面和所说第一键合焊盘间的绝缘膜厚于所说主表面和所说第二键合焊盘间的绝缘膜。

11．如权利要求10的半导体集成电路器件，其中每个所说第一键合焊盘由层数小于每个所说第二键合焊盘的导体层数的导体层构成。

12．如权利要求10或11的半导体集成电路器件，其中所说第一键合焊盘和引线分别电连接构成未连接的管脚。

13．如权利要求10或12的半导体集成电路器件，其中所说半导体集成电路器件采用栅设计构成。

14．一种电子器件，包括包封了权利要求10的所说半导体集成电路器件和多根引线的第一半导体封装，以及第二半导体封装及印刷布线电路板；

所说第一键合焊盘和所说引线分别电连接构成未连接的管脚；

所说第二半导体封装的未连接的管脚和信号管脚电连接于所说印刷布线电路板的布线上。

15．一种半导体集成电路器件，包括：

形成于半导体衬底主表面上的绝缘膜；

覆盖于所说绝缘膜上的第一键合焊盘，它们分别对应于将不被采用的各输入／输出单元；

覆盖于所说绝缘膜上的第二键合焊盘，电源电压将加于其上；

主表面和所说第一键合焊盘间的绝缘膜厚于所说主表面和所说第二键合焊盘间的绝缘膜。

16．如权利要求15的半导体集成电路器件，其中每个所说第一键合焊盘由层数小于每个所说第二键合焊盘的导体层数的导体层构成。

17．如权利要求16的半导体集成电路器件，其中所说第一键合焊盘和引线分别电连接构成未连接的管脚。

18．一种半导体集成电路器件，包括：

形成于半导体衬底主表面上的绝缘膜；

覆盖于所说绝缘膜上的第一键合焊盘，它们分别对应于将不被采用的各输入／输出单元；

覆盖于所说绝缘膜上的第二键合焊盘，它们分别对应于各信号输入／输出单元；

主表面和所说第一键合焊盘间的绝缘膜厚于所说主表面和所说第二键合焊盘间的绝缘膜。