[发明专利]减少集成电路制造过程中侧壁堆积的金属蚀刻方法无效
申请号: | 98114980.4 | 申请日: | 1998-06-18 |
公开(公告)号: | CN1204864A | 公开(公告)日: | 1999-01-13 |
发明(设计)人: | 穆尼尔·D·纳依姆;斯图尔特·M·伯恩斯;南希·格雷科;史蒂夫·格雷科;维林德尔·格雷沃尔;厄内斯特·莱文;马萨金·纳里塔;布鲁诺·斯伯尔 | 申请(专利权)人: | 西门子公司;株式会社东芝;国际商业机器公司 |
主分类号: | H01L21/3065 | 分类号: | H01L21/3065;H01L21/82;C23F4/00 |
代理公司: | 柳沈知识产权律师事务所 | 代理人: | 陶凤波 |
地址: | 联邦德*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 减少 集成电路 制造 过程 侧壁 堆积 金属 蚀刻 方法 | ||
1.一种用于在等离子处理室中蚀刻穿过一叠层上的选定部分的方法,所述叠层包括:一金属化层;一第一阻挡层,它设置在所述金属化层附近;和一光致抗蚀剂层,它设置在所述金属化层上面,该方法包括:
使用高溅射成分蚀刻,至少部分蚀刻穿过所述第一阻挡层;和
使用低溅射成分蚀刻,至少部分蚀刻穿过所述金属化层,所述低溅射成分蚀刻的溅射成分比所述高溅射成分蚀刻的溅射成分低。
2.如权利要求1所述的方法,其中,使用所述高溅射成分蚀刻所进行的蚀刻是通过采用比低溅射成分蚀刻所用压力低的蚀刻压力来实现的。
3.如权利要求1所述的方法,其中,所述基底在所述高溅射成分蚀刻过程中的一第一偏压高于所述基底在所述低溅射成分蚀刻过程中的一第二偏压。
4.如权利要求1所述的方法,其中,所述金属化层包括铝。
5.如权利要求1所述的方法,其中,所述第一金属化层包括钛。
6.如权利要求1所述的方法,其中,在所述高溅射成分蚀刻和低溅射成分蚀刻之一采用包含氯的化学制品。
7.如权利要求1所述的方法,还包括:
使用另一高溅射成分蚀刻至少部分蚀刻穿过不同于所述第一阻挡层的底部阻挡层,所述第一阻挡层置于所述金属化层之上,所述底部阻挡层置于所述金属化层之下,所述另一高溅射成分蚀刻的溅射成分比所述低溅射成分蚀刻所采用的溅射成分高。
8.如权利要求7所述的方法,其中,所述金属化层包括Al-Cu。
9.如权利要求1所述的方法,其中,所述高溅射成分蚀刻和低溅射成分蚀刻至少之一是采用反应离子蚀刻。
10.如权利要求1所述的方法,其中,所述叠层用于动态随机存取存储器制造。
11.一种用于在等离子处理室中蚀刻穿过一叠层上选定部分的过程中减少侧壁聚合物建立的方法,所述叠层包括:一金属化层;一第一阻挡层,它设置在所述金属化层附近;和一光致抗蚀剂层,它设置在所述金属化层之上,该方法包括:
使用一第一室压至少部分蚀刻穿过所述第一阻挡层;
使用一比所述第一室压高的第二室压至少部分蚀刻穿过所述金属化层,其中,所述第一室压是设计来利用一比所述第二室压所用溅射成分高的溅射成分来蚀刻所述第一阻挡层。
12.如权利要求11所述的方法,其中,所述叠层用于动态随机存取存储器制造。
13.如权利要求11所述的方法,还包括:
使用一比所述第二室压低的第三室压至少部分蚀刻穿过不同于所述第一阻挡层的一底部阻挡层,所述第一阻挡层置于所述金属化层之上,所述底部阻挡层置于所述金属化层之下,其中,所述第二室压是设计来利用一比所述第二室压所用溅射成分高的溅射成分来蚀刻所述底部阻挡层。
14.如权利要求13所述的方法,其中,所述第一阻挡层和所述底部阻挡层当中至少一个包括Ti,所述金属化层包括铝。
15.如权利要求14所述的方法,其中,所述叠层用于动态随机存取存储器制造。
16.如权利要求14所述的方法,其中,所述至少部分蚀刻穿过所述金属化层的蚀刻采用含氯的化学制品。
17.如权利要求16所述的方法,其中,所述至少部分蚀刻穿过所述金属化层的蚀刻包括反应离子蚀刻。
18.如权利要求13所述的方法,其中,所述第一室压约在2毫乇和10毫乇之间。
19.如权利要求18所述的方法,其中,所述第二室压约在12毫乇和20毫乇之间。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于西门子公司;株式会社东芝;国际商业机器公司,未经西门子公司;株式会社东芝;国际商业机器公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/98114980.4/1.html,转载请声明来源钻瓜专利网。
- 上一篇:离子交换树脂、它们的制备方法和用途
- 下一篇:控制接收信号电平的方法
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造